文章 ID: 000075503 内容类型: 产品信息和文件 上次审核日期: 2014 年 02 月 07 日

如何将 QDR II/QDR II+ mem_cq和mem_cq_n引脚放置在Arria® V GX/GT/ST/SX 设备中?

环境

  • 英特尔® Quartus® II 订阅版
  • 采用 UniPHY 英特尔® FPGA IP 的 QDR II 和 QDR II+ SRAM 控制器
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    从设备引脚分配文件中,只有一个引脚位置可用于 mem_cq mem_cq_n 引脚。

    解决方法

    对于这些 Arria® V 设备,不支持补充性管理,因此将仅使用一个 mem_cq mem_cq_n 引脚,取决于读取延迟设置。

    相关产品

    本文适用于 10 产品

    Cyclone® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。