文章 ID: 000075447 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么不能针对 ALTMEMPHY IP 的两个不同的实例合并 PLL?

环境

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    ALTMEMPHY 校准使用 PLL 重新配置来更新 PLL 相位。因此,需要动态 PLL 重新配置。

    由于每个 ALTMEMPHY 接口必须单独校准,并且可能需要对 PLL 时钟进行不同的调整,PLL 不能被合并。

    有关详细信息,请参阅 12.1 版本中的 ALTMEMPHY 部分 外部内存接口手册。

    解决方法

    相关产品

    本文适用于 2 产品

    Arria® II GX FPGA
    Arria® II GZ FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。