文章 ID: 000075429 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 27 日

错误 （261003）：无法继续建立的 JTAG 通信。重新连接通信电缆和设备

环境

    英特尔® Quartus® II 订阅版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® II 软件 12.1 SP1 及更早版本出现问题，运行 SignalTap™ II Logic Analyzer 时可能会看到此错误。由于 JTAG TDO 路径的优化不正确，因此会出现此问题。此问题会影响针对 Stratix® V、Arria® V 和 Cyclone® V 设备的设计。

解决方法

为了避免此问题，请正确约束 JTAG TDO 路径并重新编译设计。要正确约束 JTAG TDO 路径，请将以下限制添加到您的 Synopsys 设计限制（.sdc）文件。

if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] }
{ set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }

从 Quartus II 软件版本 13.0 开始，此问题得到了修复，路径受妥善限制。

相关文章

相关产品

本文适用于 15 产品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Arria® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。