文章 ID: 000075425 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

Stratix EP1S80 DSP 开发板数据表中是否有已知错误?

环境

    DSP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 表 29 的注释 (1) 和 (2) 不正确。以下是对以下说明的更正:

(1) Pin 1 与 GND 绑定。引脚 2,3 无连接。

(2) Pin 1 与 5-V 绑定。引脚 5,7 与 3.3-V 绑定。引脚 3、15、17 和 19 无连接。引脚 2、4、6、8、10、12、14、16、18 和 20 的引脚被绑定。

图 8 中,JP24 引脚 6 未连接到芯片上的引脚 D31。它连接到引脚 D30。

相关产品

本文适用于 1 产品

Stratix® FPGAs

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。