文章 ID: 000075406 内容类型: 故障排除上次审核日期: 2017 年 10 月 31 日

为什么在将 IOPLL IP 用于 LVDS 外部 PLL 模式时，我会看到冗余lvds_clk和加载输出端口？

环境

错误 ID: 1506795408

Quartus 版本

英特尔® Quartus® Prime Pro Edition

已找到版本: 17.1 已修复版本: 19.3

FPGA 知识产权

PLL

IOPLL 英特尔® FPGA IP

LVDS SERDES 英特尔® FPGA IP

已找到版本: 17.1 已修复版本: 19.3

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

由于英特尔® Quartus® Prime 软件 17.1 版本出现问题，外部 PLL LVDS 模式的 IOPLL IP 生成时产生两个lvds_clk和加载输出端口。

如果启用LVDS_CLK/LOADEN0 选项已打开，则 RTL 错误地包括五个输出端口。

解决方法

此问题从英特尔® Quartus® Prime 专业版/标准版软件版本 19.3 开始修复。