由于 Quartus® Prime Pro 软件版本 17.1 Stratix 10 ES 版中存在Stratix® 10 原生浮点 DSP IP 的问题,如果您使用的是乘法模式,可以在编译过程中观察上述错误。
在 _altera_s10fpdsp_block_160_mdhrmmi.sv 中执行以下更改:
从
.adder_input_clock("0")//(第 28 行)
自
.adder_input_clock("无")
这个问题从 Quartus Prime Pro v17.1 版本软件开始解决。