文章 ID: 000075400 内容类型: 故障排除 上次审核日期: 2017 年 11 月 30 日

为什么手册和 IP GUI 摘要中英特尔® Arria® 10 LVDS 内核频的不一致相移要求？

环境

    ALTLVDS_TX
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 LVDS Qsys GUI 中出现错误，显示内核时钟的相位卡在 0 度，而根据 英特尔® Arria® 10 手册的说法，它应该是 180/SERDES 因子。

解决方法

从 英特尔® Arria® 10 Core Fabric 和通用 I/O 手册 18.0.1 版开始解决这个问题

相关产品

本文适用于 1 产品

英特尔® Arria® 10 FPGA 和 SoC FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。