说明
当您在 JESD204B IP 中启用 Enable Control 和状态寄存器收发器选项时，IP 核模拟将失败，因为收发器将卡在重置中。您可以在模拟中观察到，tx_serial_data/rx_serial_data信号，或xcvr_rst_tx_ready/xcvr_rst_rx_ready 信号卡在 0。
此问题会影响在 Quartus® Prime 标准版和专业版软件版本 17.0 或更早版本中为Arria® 10 和 Stratix® 10 设备生成的 JESD204B IP。
解决方法
为解决此问题，向reconfig_clk端口提供一个 100MHz - 125MHz 时钟，并将重置序列定义到reconfig_reset端口。
或者，关闭收发器重新配置选项。请注意，IP 核测试台在收发器重新配置接口上不执行任何操作。
此问题计划在 Quartus Prime 软件的未来版本中解决。