文章 ID: 000075367 内容类型: 故障排除 上次审核日期: 2018 年 01 月 22 日

低延迟以太网 10G MAC 为何在 英特尔® Arria® 10 设备中动态生成的 10GBASE-R 寄存器模式设计示例失败时序?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 低延迟以太网 10G MAC 英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于英特尔® Quartus® Prime 软件 17.0 及更高版本时出现问题,当启用统计收集时,低延迟以太网 10G MAC 可动态生成 10GBASE-R 寄存器模式设计示例 mihgt 故障时序。

    解决方法

    要解决此问题,在 altera_eth_top.sdc 文件中添加以下 sdc 限制:

    如果 {$:quartus(nameofexecutable)== “quartus_fit”} {

    set_clock_uncertainty -从 dut_inst|wrapper_inst|baser_inst|xcvr_native_a10_0|rx_pma_clk - 到 dut_inst|wrapper_inst|baser_inst|xcvr_native_a10_0|rx_clkout -hold -add -100ps

    }

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 18.0 开始修复。

    相关产品

    本文适用于 1 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。