文章 ID: 000075336 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

Quartus® II 软件 10.1 和 10.1SP1 版本的ALTLVDS_RX时钟频率设置是否存在问题,ALTLVDS_TX宏功能?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

是的,ALTLVDS_RX设置输入时钟频率存在问题,Quartus® II 软件 10.1 和 10.1SP1 版本ALTLVDS_TX宏功能。

如果数据速率设置为一个分数值,则派生输入时钟频率仅显示作为整数的值。

PLL 摘要报告也将无法显示正确的输入时钟频率。

我们提供一个补丁来修复 Quartus® II 软件版本 10.1 的此问题。从下面的相应链接下载并安装 Patch 0.40。

    下载适用于 Windows 的 Quartus II 软件版本 10.1 Patch 0.40 (.exe)

    下载适用于 Linux (.tar) 的 Quartus® II 软件版本 10.1 Patch 0.40

    下载 Quartus® II 软件版本 10.1 Patch 0.40 (.txt) 的自述文件

    Quartus® II 软件 11.0 及更新版本解决了此问题。

    相关产品

    本文适用于 3 产品

    Stratix® II GX FPGA
    Stratix® III FPGA
    Stratix® II FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。