说明
英特尔® Stratix®使用硬核处理器系统外部内存接口 （HPS EMIF）、PCIe、eSRAM 或高带宽内存 （HBM2） 时，对成功的配置有额外的时钟要求。
正确进行 PLL 校准需要参考时钟，以确保在设备完成配置并进入用户模式后，上述 IP 模块可以正常运行。如果 PLL 由于参考时钟缺失而未正确校准，安全设备管理器 （SDM） 固件会门含设备配置。因此，在开始配置之前，用户必须为这些 IP 模块提供一个自由运行且稳定的参考时钟。相应 IP 所需的参考时钟如下所述：
| Ip | 时钟针脚 |
|---|---|
| HBM2 | pll_ref_clk和ext_core_clk |
| eSRAM | CLK_ESRAM_[0，1]p 和CLK_ESRAM_[0，1]n |
| HPS EMIF | pll_ref_clk |
| L 和 H-Tile PCIe 通道 | REFCLK_GXB |
| E-Tile 收发器通道 | REFCLK_GXE |
对于 英特尔® Stratix® 10 L/H-tile 设备，对于 PCIe 使用案例，参考时钟要求是强制性的，但对于成功配置的非 PCIe 用例来说，不是强制性的。对于 PCIe 用例，SDM 固件将等待 PLL 校准代码，以确保正确校准 PLL 以释放设备以进入用户模式。因此，对 PLL 校准要求使用参考时钟。对于非 PCIe 用例，在配置过程中，SDM 固件无需正确的 PLL 校准代码，也不会提供参考时钟供应。用户可以在用户模式下校准收发器 PLL 以允许收发器通道正确运行。
对于 英特尔® Stratix® 10 E-tile 设备，对成功的设备配置，参考时钟要求是强制性的。将配置固件加载到英特尔® Stratix® 10 E-tile 设备中需要参考时钟。
解决方法
如果在开始配置之前在设计中使用，请确保为收发器、PCIe、HPS EMIF、eSRAM 和 HBM2 IP 模块提供自由运行、稳定的参考时钟。