文章 ID: 000075245 内容类型: 故障排除上次审核日期: 2021 年 08 月 28 日

为什么我的 Cadence* NCSIM* Arria® V PCIe* 模拟失败，完全卡在 L0 和超时？

环境

错误 ID: 2205809024

Quartus 版本

英特尔® Quartus® II 订阅版

已找到版本: 13.0.1

FPGA 知识产权

适用于 PCI Express* 英特尔® FPGA IP 的 Arria® V 硬核 IP

适用于 PCI Express* 英特尔® FPGA IP 的 Arria® V GZ 硬核 IP

适用于 PCI Express* 英特尔® FPGA IP 的 Avalon-MM Arria® V 硬核 IP

适用于 PCI Express* 英特尔® FPGA IP 的 Avalon-MM Arria® V GZ 硬核 IP

面向 PCI Express* 的 V 系列 Avalon-MM DMA

已找到版本: 13.0.1

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

由于在 Quartus® II 13.0SP1 版中使用 Cadence* NCSim* 模拟 PCI* Express* 的 Arria® V 硬核 IP 时出现问题，必须更新仿真模型。

解决方法

更新的文件可以在 NewArriaVModelFiles.zip找到，并替换该位置的现有文件：

\quartus\eda\sim_lib\cadence

从 Quartus® II 版本 14.0 开始修复此问题。