文章 ID: 000075210 内容类型: 故障排除 上次审核日期: 2012 年 09 月 11 日

为什么无法将 3.3 V 输入分配给连接到 2.5 V 的 VCCIO 的银行

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    3.3-V LVTTL 和 3.3-V LVCMOS 标准支持连接到 3.3 V、3.0 V 或 2.5 V 的 VCCIO,以便在 Arria® V 和 Stratix® V 设备家族上进行输入操作。

    在 Quartus® II 软件的 11.0 和 11.1 版本中,指定一个需要将 VCCIO 连接到 2.5 V(例如 2.5V 输出)以及 3.3-V LVCMOS/LVTTL 输入的标准的引脚将导致 fitter 错误。

    解决方法

    将 2.5 V 与需要 3.3-V LVCMOS/LVTTL 标准的输入进行 I/O 标准分配。

    2.5 V 标准输入规格与 3.3 伏规格相同,只不过 改造是 0.7 V 而不是 0.8 V。 有关输入电压阈值的更多信息,请参阅以下设备数据表:

    此问题将在 Quartus II 软件的未来版本中解决。

    相关产品

    本文适用于 5 产品

    Stratix® V GS FPGA
    Arria® V GX FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。