文章 ID: 000075038 内容类型: 故障排除 上次审核日期: 2020 年 10 月 21 日

英特尔® Stratix® 10 和所有英特尔 Agilex设备中的主动串行配置TEXT_DELAY®规范是什么?

环境

    英特尔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

下表中的规格显示了外部传播总延迟 (TEXT_DELAY),英特尔® Stratix® 10 和所有英特尔 Agilex®设备均具有各自的主动串行 (AS) 时钟频率。

 

当内部振荡器用作配置时钟源时:

AS CLK 频率 (MHz)TEXT_DELAY分钟 (ns)TEXT_DELAY最大 (ns)
25024
58020
77020
115020

 

当OSC_CLK_1用作配置时钟源时:

AS CLK 频率 (MHz)TEXT_DELAY分钟 (ns)TEXT_DELAY最大 (ns)
25024
50024
71.5035
100024
108022
125018
133015

 

注:上表中指出的数据是初步的,正在等待芯片的表征。

解决方法

英特尔® Stratix® 10 配置用户指南英特尔 Agilex®配置用户指南 从英特尔® Quartus® Prime 专业版软件 20.3 版开始更新。

相关产品

本文适用于 2 产品

英特尔® Stratix® 10 FPGA 和 SoC FPGA
英特尔® Agilex™ 7 FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。