说明
在某些情况下，由于上电比赛条件，英特尔® Arria® 10 设备中的 IOPLL 可能会启动不正确的输出时钟频率或不正确的占空周期，或在启用动态重新配置时无法实现锁定。
解决方法
要解决此问题，从另一个 IOPLL Reconfig 的输出端口“outclk”驱动 IOPLL Reconfig 英特尔® FPGA IP内核的输入端口“英特尔 FPGA IP mgmt_clk”，并使用此时钟将mgmt_reset同步。这确保 IOPLL 重新配置的时钟英特尔 FPGA IP内核不会在电源时切换，并允许 IOPLL 用正确的参数为其通电。