为什么在 Cyclone® V SoC 设备中进行 JIC 编程期间，某些 GPIO 引脚会驱动为低电平？

由于 Quartus® Prime 软件的出厂默认 SFL 映像存在问题，在以下 Cyclone® V SoC 设备变体中使用 JTAG 间接配置文件 （.jic） 对串行配置设备进行编程时，某些通用 I/O （GPIO） 引脚会驱动低电平：

• Cyclone V SE - 成员代码 A5，封装 F896（31 毫米）
• Cyclone V SX - 成员代码 C5，包装 F896（31 毫米）
• Cyclone V ST - 成员代码 D5，封装 F896（31 毫米）

要变通解决此问题，请按照以下步骤将受影响设备的原始出厂默认 SFL 映像替换为更正后的图像。

1. 下载 以下文件并 解压 。您可以找到更正后的默认 SFL 映像 sfl_enhanced_01_02d120dd.sof。
   • sfl_enhanced_01_02d120dd.sof.corrected.zip
2. 打开 目录出厂默认 SFL 映像位置。
   • Quartus® Prime 软件： <install directory>/quartus/common/devinfo/programmer
   • 独立 Quartus® Prime 软件编程器： <install directory>/qprogrammer/common/devinfo/programmer
3. 在目录中找到 sfl_enhanced_01_02d120dd.sof，并将其替换为更正后的 SFL 映像。

自 Quartus® Prime 专业版软件版本 19.1 起，该问题已修复。但是，Quartus® Prime Standard Edition 软件仍会受到此问题的影响。使用 Quartus® Prime Standard Edition 时，请使用上述解决方法，或使用 Quartus® Prime Pro Edition Programmer 工具版本 19.1 及更高版本。Quartus® Prime Standard Edition 软件在未来版本中将进行改进。