说明
当 RAM：在 英特尔® Quartus® Prime 软件中实例化启用模拟 TDP 双时钟模式参数的 2 端口英特尔® FPGA IP时，当您针对 英特尔® Stratix® 10 个设备时，可能会看到超预期的FPGA资源利用率。这是由 RAM 实施的其他 FIF（2 端口英特尔® FPGA IP）引起的。
解决方法
要解决此问题，执行以下步骤：
- 浏览 层次 结构 ，查找 fifo_wrapper_in实例。
- 通过层次结构进行移动，直到您遇到dcfifo_component实例。
- 降低 LPM_NUMWORDS值并LPM_WIDTHU参数。为LPM_NUMWORDS分配的价值必须遵守以下方程式：2^LPM_WIDTHU。确保 FIFO 深度适合支持您的设计数据速率。
例如：
dcfifo_component.lpm_numwords = 16
dcfifo_component.lpm_widthu = 4
- 对于 fifo_wrapper_out 实例，重复步骤 1 到 3。