文章 ID: 000074884 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

当 ADC 模块启用 Max 10 设备时,GPIO 是否可以将引脚放置在 I/O 组 1B?

环境

  • 英特尔® Quartus® II 订阅版
  • 模块化双 ADC 核英特尔® FPGA IP
  • 模块化 ADC 核英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    是的,如果您没有收到 Max® 10 设备的重要警告消息(16248),则 GPIO 引脚可以放置在 I/O 银行 1B。Quartus® Prime 软件根据 I/O 驱动器的强度使用基于物理的规则来定义 I/O 组 1B 允许的 I/O 数量。这些规则基于噪声计算,以准确分析 I/O 布局对 ADC 性能的影响。当 GPIO 引脚产生的噪音超过噪声阈值时,将生成关键警告消息(16248)。

    从这些 Quartus® Prime 软件版本开始,以下设备可以使用基于物理的规则:

    • 来自 Quartus® Prime 软件 v14.1 — Max® 10 10 M04、10M08、10M40 和 10M50 设备。

    • 来自 Quartus® Prime 软件 v15.0.1 — Max® 10 10M02、10M16 和 10M25 设备。

     

    在基于物理的规则实施之前,Quartus® Prime 软件使用了几何规则,这意味着当 ADC 模块启用时,I/O 组 1B 不能用作 GPIO 引脚。

    相关产品

    本文适用于 1 产品

    英特尔® MAX® 10 FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。