尽管有 LVDS SERDES 英特尔® FPGA IP用户指南,但 LVDS SERDES IP Core PLL 设置 ,表 10 中指出。PLL 设置选项卡:
"此选项允许您从 PLL 访问所有可用时钟,并使用高级 PLL 功能,例如时钟切换、带宽预设、动态相进和动态重新配置。"
但是,由于英特尔® Quartus® Prime 专业版软件版本 19.4 出现问题,您可能会看到以下错误消息:
Error (18694):PLL 上的参考时钟"external_pll|external_pll|altera_iopll_i|c10gx_pll|iopll_inst"(馈送Altera LVDS SERDES IP 实例)不会由同一组的专用参考时钟引脚驱动。使用专用参考时钟引脚,确保满足 LVDS SERDES IP 最大数据速率规范。
此问题英特尔® Quartus® Prime Pro Edition 软件版本 20.1 中解决。