说明
在 Quartus® II 软件版本 12.0 中，时序分析可能显示 10G PCS 和内核之间的新故障路径。这些路径可能没有显示使用早期版本 Quartus II 软件编译的相同设计故障。
解决方法
这些故障可能是由跨时钟域传输引起的。可能无法确定地收敛时序。因此，如果需要成功地进行这些传输，请插入同步寄存器或 FIFO。否则，如果时钟组是异步的或相互排斥的，可从 Synopsys Design Constraints（.sdc）文件中的时序分析中剪下这些路径。