说明
在英特尔® Arria® 10 AX016/AS016/AX032/AX032 设备上实施部分重配置 （PR） 时，生成的原始二进制文件 （rbf） 大小在 Chip Planner 中受限于不同逻辑锁位置时可能大不相同，即使逻辑锁区域大小相同。例如，在 Chip Planner 中将 PR LogicLock 区域限制在底部可能会导致 rbf 文件大小比 Chip Planner 顶部受限时大 10 倍，因此可以缩短 PR 配置时间。
英特尔 Arria 10 AX016/AS016/AX032/AS032 设备的预期行为。当 PR LogicLock 区域位于设备底部时，生成的 rbf 将包含从顶部到 PR 区域的所有帧，因此预计会生成更大的 rbf 文件。
解决方法
如果对 PR 配置时间敏感，可限制设备顶部的 LogicLock 区域以获得较小的 rbf 文件。