关键问题
说明
当用户尝试配置某些导致 IP 的 IP 时，系统会触发此问题 不同的端口列表。在这种情况下， Qsys Pro 在 同一系统生成目录。
例如，如果 reset_bridge 从 IP 将两个添加到 Qsys Pro 系统
目录，并配置一个以使用重置请求信号，另一个不使用
重置请求信号。当您选择"生成 VHDL"进行合成或
仿真。您可以发现在系统生成下生成了两个文件
目录。当您尝试编译它时，您会出现以下错误 VHDL use
clause error at ：xxx : VHDL design library does
not contain primary unit xxx。
解决方法
Generate Verilog，而不是 VHDL。