文章 ID: 000074688 内容类型: 错误讯息 上次审核日期: 2017 年 12 月 01 日

警告 (332174):在 outlvds_altera_lvds_core20_161_uedfafy.sdc (120) 中忽略过滤器

环境

    LVDS SERDES 英特尔® FPGA IP
    IOPLL 英特尔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在 Arria® 10 个设备中实施具有多个Altera® LVDS SERDES 实例 lvds_clk化的外部 PLL 时,您可能会在 Quartus® Prime 软件中看到此警告消息。

解决方法

要解决此警告,Altera IOPLL IP 为每个实例创建一对lvds_clk和加载器。

相关产品

本文适用于 1 产品

英特尔® Arria® 10 FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。