由于英特尔® Quartus® Prime 专业版软件 19.1 及更早版本的 英特尔® Stratix® 10 设备仿真模型存在问题,您可能会在使用 VHDL 网表 (*.vho) 的门级仿真中看到未知的 (x) MLAB RAM 输出值。
要变通解决此问题,请在门级模拟中使用 MLAB RAM 的 Verilog 网表 (*.vo)。
从英特尔® Quartus® Prime 专业版/标准版软件版本 19.3 开始,此问题已修复。
由于英特尔® Quartus® Prime 专业版软件 19.1 及更早版本的 英特尔® Stratix® 10 设备仿真模型存在问题,您可能会在使用 VHDL 网表 (*.vho) 的门级仿真中看到未知的 (x) MLAB RAM 输出值。
要变通解决此问题,请在门级模拟中使用 MLAB RAM 的 Verilog 网表 (*.vo)。
从英特尔® Quartus® Prime 专业版/标准版软件版本 19.3 开始,此问题已修复。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。