文章 ID: 000074654 内容类型: 错误讯息上次审核日期: 2021 年 08 月 29 日

错误（14566）：由于与现有限制的冲突，无法放置 1 个外围组件

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

您在 Quartus 中可能出现此错误® 适合您的Arria的 Prime 软件® V 或 Cyclone® 如果您驱动 fPLL 并让更多用户使用，则基于 V 的设计同一参考时钟引脚中的逻辑。

解决方法

为了避免此错误，在参考时钟引脚与 fPLL 和用户逻辑之间插入时钟控制模块（ALTCLKCTRL）宏功能。

有关使用此 IP 的更多信息，请参阅时钟控制模块（ALTCLKCTRL）宏功能用户指南 （PDF）

相关产品

本文适用于 11 产品

Arria® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Arria® V GT FPGA

Arria® V ST SoC FPGA

Cyclone® V E FPGA

Cyclone® V SE SoC FPGA

Cyclone® V SX SoC FPGA

Cyclone® V GT FPGA

Cyclone® V GX FPGA

Arria® V GX FPGA

Arria® V GZ FPGA

说明
解决方法

更多帮助？

联系支持中心

法律声明

¹

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。查看此页面的英语版本。