文章 ID: 000074553 内容类型: 故障排除 上次审核日期: 2012 年 09 月 11 日

为什么 tREFI 在模拟和主板测量方面的值与在基于 Altmemphy 和 UniPHY 的 DDR2 SDRAM 内存控制器中设置的不同?

环境

    英特尔® Quartus® II 订阅版
    带有 UniPHY 英特尔® FPGA IP 的 LPDDR2 SDRAM 控制器
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

如果您在 DDR/DDR2/LPDDR2 MegaWizhd 中将 tREFI 设置为小于 7.8us,那么模拟并在主板上可能大于预期。

DDR/DDR2/LPDDR2 SDRAM IP 有一个MEM_TREFI参数,用内存时钟周期来定义 tREFI 参数。

由于此参数的最低值限于 780,因此,当内存时钟速度较慢时,tREFI 将变得更大。

例如,DDR2 SDRAM 的 tREFI 应为 3.9us,>85C。但如果 DDR2 内存时钟为 125MHz(8n),则最小 tREFI 值可能是 8n x 780 = 6.24us。

适用于 DDR 的 tREFI 应为 7.8us。但如果 DDR 内存时钟为 76.9MHz (13n),则最小 tREFI 值可以是 13n x 780 = 10.14us。

解决方法

作为一种变通办法,如果 DDR 内存时钟低于 100MHz,或者在 DDR2 内存上将 tREFI 设置为 <7.8us,可以更改MEM_TREFI参数

*ddrx_controller_wrapper(基于 Altmemphy 的 IP)文件或 *_c0(基于 UniPHY 的 IP)文件,以更正 tREFI 值。

Quartus® II 软件 12.0 版解决了此问题。

相关产品

本文适用于 14 产品

Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Stratix® III FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。