说明
支持芯片终端校准 （OCT） 的Altera® FPGAs有 Rup 和 Rdn 引脚，可连接到可校准 OCT 电路的外部精确电阻器。 当未使用校准的 OCT 时，Rup 和 Rdn 引脚可用作用户 I/O。 如果在设计中未使用，则 Rup 引脚可以与驻地银行的 VCCIO 或 GND 绑定。 未使用的 Rdn 引脚应与 GND 绑定。
Quartus® II 设计软件引脚文件建议将未使用的 Rup 引脚连接到 GND。 《设备引脚连接指南》建议将未使用的 Rup 引脚连接到其所在银行的 VCCIO。 您可以根据 PCB 设计更方便的特性，选择将未使用的 Rup 引脚连接到 Rup 引脚所在的银行的 VCCIO 或 GND。
不同设备产品家族的引脚连接指南将更新为包括 VCCIO 和 GND 连接，以作为未使用的 Rup 引脚的选项。