文章 ID: 000074445 内容类型: 错误讯息 上次审核日期: 2019 年 06 月 07 日

错误 (15065):时钟输入端口 inclk[0] 的 PLL <pll instance="" name=""> 必须由非反转输入引脚或其他 PLL 驱动,可选通过时钟控制模块</pll>

环境

  • 英特尔® Quartus® Prime Lite Edition
  • 英特尔® Quartus® Prime 标准版
  • 内部振荡器英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    当锁相环 (PLL) 的参考时钟输入与 英特尔 MAX 10 设备中的内部振荡器 IP 的输出相连接时,英特尔® Quartus® Prime 标准版软件中可能会看到此错误。

    解决方法

    为了避免此错误,不应将锁相环 (PLL) 的参考时钟输入与内部振荡器 IP 的输出馈送。

    相关产品

    本文适用于 1 产品

    英特尔® MAX® 10 FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。