在以下条件下,支持 英特尔® Stratix® 10 设备中Altera® LVDS IP 的时钟相位调整 (CPA) 模块,适用于 Quartus® Prime Pro 17.1 版本的所有 SERDES 因素:
- 使用外部 PLL 选项被关闭。
- IP 核功能模式为 TX、RX 非 DPA 或 RX DPA-FIFO。
- tx_outclock相移的倍数为 180°
在以下条件下,支持 英特尔® Stratix® 10 设备中Altera® LVDS IP 的时钟相位调整 (CPA) 模块,适用于 Quartus® Prime Pro 17.1 版本的所有 SERDES 因素:
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。