文章 ID: 000074338 内容类型: 故障排除 上次审核日期: 2014 年 07 月 17 日

为什么基于 UniPHY 的 DDR3 控制器 IP 会忽略您为 |s0|rst_controller alt_rst_sync_uq1|reset_out 进行全局信号分配?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在运行基于 UniPHY 的 DDR3 IP pin_assignments.tcl 脚本并编译项目之后,Quartus® II 软件“忽略分配 Fitter”报告错误地显示了重置信号|s0|rst_controller|alt_rst_sync_uq1|reset_out 全球信号分配。

     

     

    解决方法

    此被忽略的全局分配是由于一个传统代码分配,并可以忽略。

    这个问题从 Quartus® II 软件版本 14.1 开始修复。

    相关产品

    本文适用于 4 产品

    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。