文章 ID: 000074317 内容类型: 故障排除上次审核日期: 2019 年 10 月 04 日

在片外查找敏感性处理模式下实施英特尔® Stratix® 10 FPGA的高级 SEU 检测英特尔® FPGA IP，是否可以增加 SEU 错误 FIFO 深度？

环境

错误 ID: 14010113819

Quartus 版本

英特尔® Quartus® Prime Pro Edition

已找到版本: 19.3 已修复版本: 19.4

FPGA 知识产权

高级 SEU 检测英特尔® FPGA IP

已找到版本: 19.3 已修复版本: 19.4

文档文档 ID: UG-S10SEU 已找到版本: 2019-03-01 已修复版本: 2019-07-01

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

是的，当实例化英特尔® Stratix® 10 FPGA的高级 SEU 检测英特尔® FPGA IP时，可以使用单粒子翻转（SEU）错误 FIFO 深度参数来修改内部 FIFO 的大小。

解决方法

此参数上的值将在 IP 支持的两种实施模式中生效：片上查找敏感性处理和片外查找敏感性处理。从版本 19.3 开始的英特尔® Stratix® 10 SEU 缓解用户指南中添加了有关此信息。