关键问题
说明
与 Quartus 合作。II 软件版本 10.0 SP1， 列和行 I/O 的时钟速率规格有所降低 从 150MHz 到 133MHz，用于 Cyclone IV 上的全速率 DDR2 IP 内核 支持 vcc=1.0V 的 E I8L 设备。规范的降低是 由于与最终定时模型相关的变化。
此问题影响所有配置。
列和行 I/O 的最大时钟速率已降低。
解决方法
不要使用列和行 I/O 大于 Cyclone IV E I8L 设备采用 vcc=1.0V，全速率模式下 133MHz。
已经使用采用 vcc=1.0V 的Cyclone IV E I8L 设备进行设计 全速率 DDR2 SDRAM，150MHz（以前的时钟速率规范） 可在 Quartus® II 软件版本 10.0SP1 和 只要您准确填充，日后应该继续工作 MegaWipccd 中的"主板设置"面板和您正确输入 板跟踪模型，代表 Pin Planner 中的系统。
此问题将无法解决。