文章 ID: 000074201 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么在邮箱客户端英特尔® FPGA IP或串行闪存邮箱客户端英特尔® FPGA IP使用英特尔® Stratix® 10 设备访问闪存设备时,AS_CLK频率会意外更改为 25MHz?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件版本 20.3 及更早出现问题,如果在邮箱客户端英特尔® FPGA IP或串行闪存邮箱客户端英特尔® FPGA IP使用英特尔® Stratix®10 设备访问闪存设备时使用QSPI_SET_CS命令,则主动串行配置时钟 (AS_CLK) 频率便会意外更改为 25MHz。
    AS_CLK频率可通过设备和引脚选项对话框配置类别中的有源串行时钟源菜单指定。 此设置应该应用于AS_CLK频率,不仅适用于主动串行配置,还应用于这些 IP 操作,而且在使用QSPI_SET_CS命令后,AS_CLK频率将被错误更改为 25MHz。 无法将AS_CLK频率还原到 活动串行时钟源菜单中指定的频率。

    解决方法

    为了避免此问题,请不要使用QSPI_SET_CS命令。

    虽然Mailbox Client 英特尔® FPGA IP用户指南《串行闪存邮箱客户端英特尔® FPGA IP用户指南》指示在一个四路 SPI 操作之前使用QSPI_SET_CS命令,但是当仅将闪存设备连接到英特尔 Stratix 10 设备时,不需要使用该闪存设备的芯片[0 英特尔 Stratix]。

    当多个闪存设备被连接且QSPI_SET_CS要求您选择其中一个闪存设备时,没有变通办法。

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 21.1 开始修复。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。