文章 ID: 000074184 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

为什么我的 DDR2 UniPHY 控制器接口对背读或写命令的效率只有 50% ?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    DDR2 UniPHY 和 ALTMEMPHY 内核在所有其他控制器时钟周期中回溯读/写命令所使用的高性能控制器 II afi_clk (HPCII)。

    如果将突发长度设置为 4 半速率控制器,则控制器将仅使用总线最大效率的 50%。这是半速率控制器对 4 实施突发长度的预期行为。

    解决方法

    有两种解决方法:

    1. 将突发长度设置为 4 时,使用全速率 HPCII 控制器。
    2. 将突发长度设置为 8 时,使用半速率 HPCII 控制器。

    相关产品

    本文适用于 8 产品

    Stratix® IV GX FPGA
    Stratix® V GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA
    Stratix® III FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。