文章 ID: 000073880 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

Arria® V 设备数据表中的 RGMII TX_CLK时钟周期时序容差是什么?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Arria® V 设备数据表中的一个问题,在 HPS 规格部分的以太网媒体访问控制器 (EMAC) 时序特征表中未提供TX_CLK期间的最小/最大值。

    解决方法

    以下为 Tclk Min/Max 规格(作为参考)。

    象征

    描述

    最小

    Typ

    麦克斯

    单位

    Tclk(1000Base-T)

    TX_CLK时钟周期

    7.2

    8.0

    8.8

    Ns

    此问题计划在 Cyclone® V/Arria® V 设备数据表的未来版本中修复。

    相关产品

    本文适用于 2 产品

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。