文章 ID: 000073811 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

在 Avalon-ST 模式下使用Arria 10 PCI Express IP 内核时,为什么在模拟中看到tx_cred_fc_sel与 tx_cred_hdr_fc/tx_cred_data_fc 输出之间的 1 时钟延迟,但在实际硬件中看到 2 时钟延迟?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明 在Avalon®-ST 模式下使用面向 PCI Express 的 Arria® 10 HIP®时,您将看到模拟和硬件之间的延迟区别。这种行为是由于 Quartus® II 软件中的一个问题导致的。 正确的行为在于硬件中出现的情况,硬件在使用硬件时会出现 2 个pld_clk的延迟周期。 tx_cred_fc_sel和内核响应数据的出现 tx_cred_hdr_fctx_cred_data_fc.
    解决方法

    要解决此问题,请在 tx_cred_fc_sel 信号在您的测试台中。 例如:

    分配 #1 tx_cred_fc_sel到内核 = tx_cred_fc_sel;

    此问题计划在 Quartus II 软件的未来版本中解决。

    相关产品

    本文适用于 3 产品

    英特尔® Arria® 10 GT FPGA
    英特尔® Arria® 10 GX FPGA
    英特尔® Arria® 10 SX SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。