Interlaken MegaCore 功能 10.3125-Gbps 变化，收发器以不正确的通道速率运行

10.3125-Gbps Interlaken MegaCore 功能差异 收发器需要不同的 ref_clk 频率 比最初设计的还要多。如果您使用 Interlaken 生成的 12 通道、10-Gbps 变体，通道速率为 10.2 Gbps 在模拟和编程时， 而不是 10.3125 Gbps 装置。

因此，除了运行 ref_clk 输入 时钟速率为 322.265625 MHz，如在 Interlaken MegaCore 功能用户指南，您还必须 对几个 RTL 文件进行了一些手动修改。

生成 Interlaken 变体后，以及在生成 Interlaken 变体之前 模拟您的设计， 按照以下步骤修改您的 RTL 文件 要解决潜在的问题：

1. alt_ntrlkn_gxb_10g.v编辑文件 正确的值与 322.265625-MHz 频率相符 ref_clk 执行以下步骤：

要设置正确的有效数据速率，请替换每个实例 10200 和 10312.5 .

要设置正确的输入周期，请将每个实例 3137 替换 3103 为 。

要设置正确的输入时钟频率，请更换每个实例 318.75 和 322.265625 .

2. 编辑子调制/变体>.sdc文件 执行以下步骤以正确的时钟频率：

将 tx_mac_c_clk 频率设置为 257.81 MHz。

将 rx_mac_c_clk 频率设置为 257.81 MHz。

如果您使用的是随同提供的 Qsys 设计示例 Interlaken IP 安装，执行以下其他步骤：

1. 在 alt_interlaken_12lane_10g.sdc 文件中 在项目目录中，设置以下时钟频率：

将示例通道客户端时钟频率设置为 257.81 兆赫

将 tx_mac_c_clk 频率设置为 257.81 MHz

将 rx_mac_c_clk 频率设置为 257.81 MHz

将 ref_clk 频率设置为 322.265625 MHz

2. 在 testbench/alt_interlaken_12lane_10g_tb.sv 文件中， ref_clk 更新频率，代之 #1568 以 #1551.5 .

此问题在 Interlaken MegaCore 的版本 11.0 中解决 功能。