文章 ID: 000073668 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

在 DDR3/DDR2 SDRAM 控制器 IP 中选择"启用重新排序"时,读取数据的退回顺序是否与所请求的相同?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

是的,在 DDR3/DDR2 SDRAM 控制器 IP 中选择"启用重新排序"时,读取数据的顺序与请求相同。

解决方法

 

相关产品

本文适用于 1 产品

Stratix® V GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。