说明
如果启用了重新配置选项的锁相环 （PLL） 未指定补偿时钟，您可能会在 Quartus® II 软件设计 fitter 报告中看到此警告。
解决方法
为了为可重新配置 PLL 英特尔® FPGA IP设置 PLL 补偿目标，在 Quartus II 分配编辑器中创建“匹配 PLL 补偿时钟”分配。
PLL 时钟节点的语法必须特定，才能保存在分配编辑器中。 在节点查找器的后期编译过滤器中过滤 *divclk[* 以找到正确的名称。
例如：
clkrst：u_clkrst|adc_pll_ip：u_adc_pll_ip|adc_pll_ip_0002：adc_pll_ip_inst|altera_pll：altera_pll_i|altera_cyclonev_pll：cyclonev_pll|divclk[0]
其中 divclk[0] 在此 PLL 英特尔® FPGA IP 实例中与 Counter CO 相对应。
此变通办法/修复适用于启用了重新配置功能的 PLL。 查看未启用重新配置功能的 PLL 的相关解决方案。