文章 ID: 000073659 内容类型: 产品信息和文件上次审核日期: 2021 年 08 月 28 日

如何使用ALTMULT_ADD兆功能在Cyclone V、Arria V 和 Stratix V 设备上禁用或绕过 DSP 模块的输出寄存器？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

为了在 Cyclone 上禁用或绕过 DSP 模块的输出寄存器® V、Arria® V 和 Stratix® V 设备，您必须同时在输出中取消"添加额外寄存器"和"寄存器乘法器输出"参数ALTMULT_ADD兆功能。

相关产品

本文适用于 16 产品

Cyclone® V SX SoC FPGA

Stratix® V FPGA

Stratix® V GX FPGA

Cyclone® V GX FPGA

Stratix® V GT FPGA

Stratix® V GS FPGA

Arria® V GZ FPGA

Arria® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Arria® V ST SoC FPGA

Arria® V GX FPGA

Arria® V FPGA 和 SoC FPGA

Arria® V GT FPGA

Cyclone® V FPGA 和 SoC FPGA

Stratix® V E FPGA

Cyclone® V SE SoC FPGA

说明

更多帮助？

联系支持中心

法律声明

¹

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。查看此页面的英语版本。