英特尔® Quartus® Prime 软件的新增功能

强大威力,出色性能

英特尔® Agilex™ 设备支持

英特尔® Quartus® Prime Pro Edition 软件 v21.1 支持英特尔® Agilex™ 设备家族。这些创新的 FPGA 采用异构 3D 系统级封装 (SiP) 技术,集成了英特尔首款基于 10 纳米制程技术的 FPGA 架构和第二代英特尔® Hyperflex™ FPGA 架构,可将性能提升多达 40%,或将功耗降低多达 40%。1

编译策略

英特尔® Quartus® Prime Pro Edition 软件中的编译器是一款快速的多用途工具,能够提供满足设计人员各种需求的不同编译策略。除了可以为您提供性能参考基准的标准编译功能外,它还有以下其他编译选项供您选择: 

  • 小型设计快速编译功能可用于在开发过程的初始阶段(仅实施了设计的一小部分时)进行快速编译。
  • 极限能力编译功能可最大限度地发挥编译器的能力,为设计提供最佳性能结果。
  • 快速保留编译功能可用于进行分区设计。通过使用以前满意的编译结果,快速保留功能可将保留分区的逻辑简化为分区边界与设计其余部分之间的接口。因此,使用快速保留功能可减少保留分区所需的编译时间,从而减少整体编译时间。
  • 反向注释与种子清除结合使用,可以在运行不同种子的过程中获得最佳编译效果。在将 Pin 放置、时钟、RAMS、数字信号处理器 (DSP) 或它们的组合的结果固定到位后,可将在运行中获得的最佳编译效果作为额外种子清除流程的起点。结果通常具有较高的 Fmax 和较少的差异。此外还提供反向注释 GUI,使软件更易于使用。了解更多信息
  • 工程更改指令 (ECO) 编译功能可在仅需要进行细微更改时使用,以获得优质的编译结果。ECO 编译功能的编译速度高达 5 倍至 10 倍。2它凭借卓越的编译速度取代了快速重新编译流程,以进行拟合后 Signal Tap 更改。

此外,此版本还有许多其他参数可用于自定义您的编译策略来满足您的特定需求。

功耗和散热计算器

Power and Thermal Calculator (PTC) 支持英特尔® Agilex™ 和英特尔® Stratix® 10 设备。对于这些设备,它取代了较早的早期功率估算器。它可以在英特尔® Quartus® Prime Pro Edition 软件内部使用,也可作为独立工具使用。PTC 的外观风格有所改进,使用户可对布局以及用于描述 PTC 中各种参数的工具提示进行更大程度的自定义设置。对英特尔® Agilex™ 设备增加了全新的“散热”选项卡,使您可以对设计进行散热分析,并提供了在各种条件下获取冷却解决方案的方法。

易用性

设计助手/Snapshot Viewer

设计助手和 Snapshot Viewer 是面向新手和高级用户的高效能工具。这些工具通过减少所需的设计迭代次数,帮助更快地进行设计收敛,并可在编译流程的每个阶段通过有针对性的合理性检查和指导加快每次迭代的速度。观看视频,了解有关设计助手和 Snapshot Viewer 的更多信息。

在英特尔® Quartus® Prime Pro Edition 软件 v21.1 中,为设计助手添加了 21 条新规则,包含内存实例化、跨时钟域 (CDC) 和跨复位域 (RDC) 等。许多设计助手规则都支持对时序报告进行交叉探测,从而使路径调查过程变得更加容易。此外还添加了针对“严重违规”的新规则类别,如果未遵守此规则,将停止编译过程。所有设计助手规则均不属于“严重”类别,但设计人员可以将任何规则更改为“严重”类别。

新的报告

英特尔® Quartus® Prime Pro Edition 软件持续扩展其丰富的编译报告集。v21.1 软件版本中添加了以下新报告:

  • 时序收敛摘要
  • 分层复位
  • 路径中的时钟列表
  • CDC 异步

此新软件版本还包括对以下现有报告所做的改进:

  • 管道信息
  • 逻辑深度
  • 相邻路径
  • 时间安排

除了全新和经过改进的报告之外,其中的许多报告还支持报告之间的交叉探测。不断增加的报告类别使您能够收集有关路由、拥塞、时序、张力、跨度、路由能力以及许多其他指标的详细信息,从而为迅速关闭时序提供及时反馈。

ECCO 编译

ECO 编译功能提供了一种在设计验证阶段进行细微更改的方法,例如更改网表连接、校正 LUT 逻辑错误,或在新的位置放置节点。ECO 流程所需的编译时间通常较短,因为只需编译指定的 ECO 更改部分,而设计其余部分保留不变。此流程的增强功能包括使用 Signal Tap II Logic Analyzer 的 ECO 编译流程、为 ECO 编译提供 GUI 前端(拟合器工具套件)以及额外分析工具,以充分利用 ECO 编译流程进行设计验证。

Platform Designer

Platform Designer 经过增强,可提升英特尔® Quartus® Prime Pro Edition 软件的 GUI 性能。此版本中增加的新功能可对 HDL 和 Blackbox IP 实例化提供参数支持,并可通过寄存器传输级 (RTL) 传递参数。Avalon® Multi-Master Pipeline Bridge 现在支持将 writeresponsevalid 信号传递回主组件。此外还对通过源流控制提供更高性能的 Avalon® Streaming 信用流控制进行了升级。

文档和支持

查找面向英特尔® Quartus® Prime 设计软件的 
技术文档、视频和培训课程。

产品和性能信息

1

该比较基于英特尔® Agilex™ FPGA、SoC 家族与英特尔® Stratix® 10FPGA 的对比,其中使用模拟结果,可能会有变化。本文档包含正在开发的产品、服务和/或进程的信息。这里提到的所有信息如有更改,恕不另行通知。如欲获得最新的预告、时间表、规格和发展蓝图,请联系您的英特尔代表。
英特尔® 技术的功能和优势取决于系统配置,可能需要启用硬件、软件或激活服务。如需了解更多信息,请访问 intel.cn,或者咨询生产厂家或零售商。没有任何计算机系统能保证绝对安全。 性能因用途、配置和其他因素而异。请访问 www.Intel.cn/PerformanceIndex 了解更多信息。

2

我们在采用 Linux 64 操作系统的英特尔® Stratix® 10 1S280 设备上,对 28 个设计进行了基准测试。并比较了基线编译时间和连线表更改后的 ECO 编译时间(8 – 2000,具体取决于可用于 ECO 更改的内容)。 测试记录特定系统上具体测试中的组件性能。硬件、软件或配置的任何不同都可能影响实际性能。当您考虑购买时,请参考其他信息资源以评估产品性能。有关性能和基准测试结果的一般信息,请访问 http://www.intel.cn/benchmarks