インテル® Quartus® Prime パーフェクト・コース II : デザイン最適化 (IJDSW140)

8 Hours Instructor-Led Only Course

Course Description

デザインの開発期間を短縮し、デザインのパフォーマンスを向上することを可能にする インテル® Quartus® Prime の機能を学習します。インテル® Quartus® Prime のインクリメンタル・コンパイル手法を使用して、デザインの選択した領域のパフォーマンスを保持しながら、コンパイル時間を削減する手法を学習します。タイミング違反を解析する方法と、パフォーマンス向上のための推奨事項について解説します。

- インクリメンタル・コンパイル
  ・ 従来の設計フローでの問題点
  ・ 定義と概要
- 演習: チームベースでの設計(ボトムアップ)
- 最適化手法: タイミングの最適化
  ・ 一般的な最適化対象
  ・ タイミング・エラーの解析
  ・ 典型的なタイミング・エラーの解析方法
- 演習: PLL を使用したタイミング最適化

At Course Completion

You will be able to:

  • インクリメンタル・コンパイル手法を使用した、ユーザー定義のデザイン・パーティションの管理方法
  • トップダウン、ボトムアップのインクリメンタル・コンパイルのフロー
  • タイミング違反の解析方法と、タイミング最適化手法

Skills Required

  • インテル® Quartus® Prime の実務での使用経験

Prerequisites

We recommend completing the following courses:

Applicable Training Curriculum

This course is part of the following Intel FPGA training curriculum:

Class Schedule

開催パートナー受講料開催情報
マクニカ¥45000開催スケジュールおよび申し込み