Learn

P第I部分

第II部分

引言

传统上,数字设计是相对不太复杂的事情。设计人员能够开发工作速度高达30 MHz的电路而不用担心传输线效应相关问题,这是因为,在低频,信号的数据特性保持不变,系统能够正常的工作。但是,随着系统性能的提高,设计人员遇到的挑战越来越大——系统高频的影响意味着设计人员不得不考虑数字属性,而且还要考虑系统中的模拟效应。

I/O信号遇到一些很大的设计挑战,传输线效应会对发送的数据有明显的影响。低速时,频率响应对信号的影响很小,除非传输介质非常长。然而,随着速度的提高,出现了高频效应,即使是最短的传输线也会遇到振铃、交叉串扰、反射和地反弹等问题,严重阻碍了信号响应——从而损害了信号完整性。在实际中,可以通过良好的设计方法,遵从简单的布板指南来克服这些问题。Altera提供信息以帮助解决这些问题。

传输线效应

传输线是指能够在发送器和接收器之间承载信号的连接。传统上,传输线被认为是基于电信的电缆,能够长距离工作。而数字信号是高速传输,即使是最短的无源印刷电路板(PCB)走线也会受到传输线效应的影响。

在低频,导线或者PCB走线是非常理想的电路,没有电阻、电容或者电感。但是在高频,以交流(AC)特性为主,导致阻抗、感抗和容抗在导线中普遍存在。如下面的图1所示,可以计算电路模型,用于确定导线或者走线的特征阻抗。导线的这种阻抗非常重要,因为传输通路上的任何失配都会导致信号质量下降。

图1. 传输线的电路模型表示

阻抗失配

当源输出阻抗(ZS)、线路阻抗(ZO)以及接收器或者负载阻抗(ZL)不相等时,就会导致阻抗失配。这将意味着传输信号并没有被接收器完全吸收,多出的能量被反射回发送器。这一过程会持续的来回进行,直到所有能量被完全吸收。在数据速率较高时,这对信号非常不利,导致上冲、下冲、振铃、以及阶梯波形,这些都会产生信号误码。

当收发器缓冲与传输介质相匹配时,就解决了阻抗失配问题。对于PCB的情况,可以通过仔细的选择介质,使用恰当的匹配方案,解决这一问题。

图2. 简单并行匹配

根据具体应用,使用了一些不同的匹配方法来克服这一问题。这包括Stratix® GX器件的简单并行匹配(如图2所示),还有更复杂的电阻电容(RC)匹配,RC网络提供了低通滤波器功能,去掉低频分量,而让高频信号通过。

虽然采用外部元器件会有所帮助,但是,这会占用PCB面积,还可能需要额外的走线短截线,引发了新问题。

Altera®高速I/O解决方案提供了片内可编程匹配功能,减小了对外部元器件的需求。Stratix和Stratix GX器件都支持片内匹配技术。这一技术为串行和差分I/O提供了接收器和发送器驱动阻抗匹配。Stratix GX器件中的高速收发器模块在高速收发器电路中提供了可编程匹配方法,支持大部分高速I/O标准。除了匹配,还可以通过良好的PCB设计方法来克服这些问题。

信号衰减

高频信号在传输线上传输时会受到衰减,使得接收器不能很好的恢复出信息。表1列出了导致承载信号的传输介质产生损耗的部分原因。

表1. 传输线上产生损耗的原因

原因

说明

电介质吸收

高频信号激发了绝缘介质中的分子,导致这些分子吸收信号能量。这导致信号幅度下降。电介质吸收与所使用的印刷电路板(PCB)材料有关,可以通过仔细的选择材料来减小其影响。

趋肤效应

AC和高频信号导致电流波形变化,使得电流趋于在导体表面传输。在自感应材料中,这增大了高频时的感抗,迫使电子流向材料表面。这实际上减小了传导面积,增大了阻抗,从而衰减了信号。增大走线宽度可以减小趋肤效应,但这并不一定都适用。图3描述了这一问题。

仔细的选择绝缘材料和走线布局有助于克服衰减问题。表2列出了Stratix® GX收发器FPGA中克服衰减问题的电路。

表2. Stratix GX收发器FPGA中克服衰减问题的电路

原因

说明

预加重

仅提高信号幅度并不能降低高频衰减,因为这也放大了与信号相关的噪声和抖动。预加重提高了第一个传输符号电平,而保持下一符号不变——如果它们以同样的电平传输,从而只提高信号的高频分量。

例如,如果传输的信号是三个高电平符号,只提升第一个符号,而后面的两个还是以正常电平传输。(请参见图3。)如果以高电平传输一个符号,也会提升它。

预加重也是克服码型相关抖动效应的关键功能,包括振幅损耗、时间移位,以及圆滑信号边缘等。

接收器均衡

当信号到达接收器时,使用专用接收电路来衰减信号高频分量,以补偿线路损耗。Stratix GX器件为20”和40”传输线提供了可编程均衡功能。

图3. 两个单位间隔的预加重

交叉串扰

当信号在导线上传输时,导线周围会出现磁场。如果两条导线彼此靠近,两个磁场会互相作用,导致信号出现能量交叉耦合,这称之为交叉串扰。表3介绍了导致产生交叉串扰的耦合类型。

表3. 导致交叉串扰的耦合类型

耦合

说明

互感

这是驱动导线,即干扰方产生的感应电流效应,通过磁场出现在安静导线,即被干扰方上。互感导致正波形出现在被干扰线路近端(与发送器最近),产生近端电感,而负波形出现在传输线远端(与接收器最近),导致远端交叉串扰。

互容

这是两个电场之间的耦合,与驱动器中电压变化率成正比的电流被注入到被干扰线路中。互容导致正波形同时出现在传输线的两端。

仔细的PCB设计能够很好的减小交叉串扰。下面的步骤介绍了怎样减小微带线或者带状线布局的交叉串扰:

  • 在布线要求允许范围内,尽可能加宽信号线之间的距离。
  • 对传输线进行设计,使得导体尽可能靠近地平面。这使传输线能够与地平面紧耦合,有助于和邻近信号去耦合。
  • 尽可能使用差分布线方法,特别是关键PCB走线。
  • 如果存在明显的耦合,不同层之间布设互相垂直的单端信号。
  • 减小信号之间并行走线长度;以较短的并行走线布线,减小网络之间的长耦合走线。

同时开关输出

随着数字电路速度的提高,输出开关时间在不断缩短。当负载电容放电时,更快的开关时间导致输出产生较大的瞬变电流。如果很多输出同时从逻辑高电平转换到逻辑低电平,存储在I/O负载电容中的电荷流到器件中。器件中的电流通过内部电感突然流动到电路板地平面上,导致产生电压。这导致在器件和地平面之间出现电压差,在I/O上相对于地平面出现了瞬间低电压信号。这被称之为“地反弹”。反弹效应的结果是,电路板上的其他器件把输出低电平看成了高电平。

可以参考AN 315:设计高速FPGA PCB指南(PDF)中列出的一些电路板设计规则,减小地反弹的影响。

Altera®高速解决方案提供了引脚摆率控制功能,支持设计人员减慢驱动速度,从而减小了反弹效应的影响。此外,器件包括了多个电源和地引脚,设计人员找到靠近地引脚的高速I/O引脚,减小同时开关输出(SSO)的影响。

面对高速设计挑战,需要额外的努力才能确保信号完整性。这可以通过遵从一些简单的模拟设计规则,使用仔细的PCB布板方法来实现。Altera高速可编程逻辑器件具有很多特性来帮助支持高速设计,还提供了可编程摆率控制和片内匹配技术让设计人员的工作更轻松一些。

术语


0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z



A
Align Characters,对齐字符

传输的特殊编码或者分隔符,以表示串行数据流的开始。用在接收器中,重新对齐数据。

Attenuation,衰减

信号幅度减小,通常是由信号所需要的传输长度导致的。

Back to Top

B
Bathtub Curve,浴盆曲线

误码率测试期间,对所产生的误码率的图形表示。由于在测试期间,数据边缘位置的变化,曲线通常和浴盆的形状相似。

BER

误码率。可以认为BER是在一定的时间内,错误比特数量除以接收到的比特数量。

BERT

误码率测试仪。用于测量误码率的仪表。一般包括码型发生器和信号分析仪。

BIST

内置自测试。内置在收发器中的电路,不需要连接外部电路就能够进行测试。

BW

带宽。限制了系统性能表现的频率范围。

Back to Top

C
CDR

时钟数据恢复。把时钟和数据嵌入到一路信号中以便传输的方法。高速串行数据要求时钟嵌入到数据流中,以消除分别传输带来的偏移和抖动问题。

Channel Aligner,通道对齐器

当需要一个以上的通道来处理高速数据接口时,用于对齐收发器通道的收发器电路。

CJTPAT

连续抖动码型。用于万兆以太网兼容性测试的IEEE测试码型。

Code Groups,编码组

用于某些协议的分隔符。例如,XAUI使用了/K/、/A/、/R/和/T/编码,其中,/K/表示通路同步,/A/表示通路至通路对齐,/R/表示跳过码,/T/表示匹配。

Comma,分隔符

8b10b编码方案中提供的唯一编码,用于控制信息。也称之为K字符。

Common Mode (VCM),共模(VCM)

出现在差分接收器两路输入上,幅度和相位相同的信号或者噪声。可以在接收器输入上去掉这类噪声,称之为共模抑制。

Compliance Points,兼容点

电路中的特殊测量点。在系统特性分析时使用,显示信号是否符合规范要求。

Cross-Talk,交叉串扰

从一个电路叠加到第二个电路上的干扰信号,这是由两个电路之间的互感或者互容造成的。

CRPAT

连续随机码型。用于万兆以太网兼容性测试的IEEE测试码型。

CRU

时钟恢复单元。在基于CDR的传输方法中,用于恢复时钟的专用电路。

Back to Top

D
DC Balance,DC均衡

编码后的数据流,以保证1和0数量均衡相等。开发了8b10b编码以保证DC均衡。

DC Coupling,DC耦合

把两种不同的电路耦合起来的方法,使其能够共享信号的静态DC和交流AC特性。

DCD

占空比失真。波形失真,表现为1和0信号的脉冲宽度不同。也称之为脉冲宽度失真。

DDJ

数据相关抖动。由于系统带宽限制,脉冲扩展导致的抖动。在时域称之为DDJ,在频域是ISI。

Differential Signaling,差分信号

对于传送的每一比特,采用两路互补信号(相等和相反)进行传输的一种信号机制。采用差分信号,可以在缓冲中消除任何共模噪声。

Discontinuities (Board Layout Context),不连续性(电路板布板环境)

不好的PCB布板会导致高速信号开放走线效应,出现信号反射。典型问题包括将过孔放置在直角上,或者在走线布板时采用90°转角。

DJ

确定性抖动。在受控条件下,某一系统中可再现的抖动。也称之为有限制的抖动。

DPA

动态相位对齐。源同步数据与传送时钟对齐的一种方法,解决了偏移问题,从而简化了PCB布板。对于Stratix® GX器件,DPA支持的数据速率高达1 Gbps。

DUT

待测器件。描述当前要测试的系统或者单元。

Back to Top

E
EMI

电磁干扰。从一个电路到另一个电路的有害电磁波辐射,会导致干扰或者噪声。 
Equalization,均衡

提升高频信号增益,以补偿传输期间信号衰减的方法。均衡电路一般含在接收器电路中。

Eye Diagram,眼图

由多个数据周期产生的叠加的高速波形,描述了传输线相关的电压和时序噪声。画出的眼图越干净,信号质量越好。

Back to Top

F
FFT

快速傅立叶变换。

FR4

PCB和背板结构中使用的标准层压材料。

Back to Top

G
Ground Bounce,地反弹
器件地平面上的瞬时噪声,导致0信号被错误的看成1。地反弹是由同时开关输出(SSO)造成的。
Back to Top
H
HSPICE
HP仿真程序,重点是集成电路。模拟电路仿真模型,用于确定系统仿真期间的收发器行为。
Back to Top
I
IBIS

I/O缓冲信息规范。I/O缓冲行为模型,用于确定系统仿真期间的收发器行为。IBIS模型不适用于1 Gbps以上的高速仿真。

Idle Characters,空字符

当没有数据传输时,发送的K (分隔符)编码数据序列,用于维持时钟数据同步。8b10b编码为实现这一功能使用了K28.5编码。

Impedance Matching,阻抗匹配

保证发送器、接收器和传输线阻抗相同的功能。阻抗失配会导致信号反射、振铃、上冲、下冲和阶梯波形。

ISI

符号间干扰。前面信号残余干扰当前数据造成的数据损坏。一般是由线路反射造成的。

ITU-T

国际电信联盟电信标准部。电信标准组织。

Back to Top

J
JBOD

就是一组磁盘驱动。存储网络术语,安装在机箱内的磁盘或者一组磁盘,但是没有任何控制处理器。

Jitter,抖动

预期信号转换和实际转换之间的时间延迟。

Back to Top

L

LAN

局域网。

LDT

轻型数据传送标准。基于计算机的应用中所使用的低电压差分逻辑标准。重命名为HyperTransport标准。

LVDS

低压差分信号。高速收发器应用中常用的高速差分I/O接口。
Back to Top

M
斜接 (电路板布板环境)

PCB术语,描述了用于保证高速I/O通道走线长度相等的布板方法。在PCB上表现为一种摆动。

MJS

用于抖动规范的一种方法。描述了某些协议的抖动规范和测量的文档,产品在符合规范之前必须要遵守这些协议。

互容

两个导体通过电场耦合,电流被注入到安静线路(被干扰方),电流大小与驱动线路(干扰方)上的电压变化率成正比。

Mutual Inductance,互感

驱动线路(干扰方)上的感应电流通过电场注入到安静线路(被干扰方)的效应。

Back to Top

O
Overshoot,上冲
波形上升超过以正确数值所设定的上限的比例。

Back to Top

P

PCB 

印刷电路板。绝缘薄板,覆盖了预先设置好的导体材料图案,当安装了电子元器件后,成为电路。 
PCML 

正极性发射器耦合逻辑。基于发射器耦合逻辑的I/O标准,由于其快速状态切换特性,常用于高速应用中。

PCS 

物理编码子层。很多协议将开放系统互联(OSI)模型的物理层进一步划分为两个子层,PMA和PCS。PCS子层描述了物理接口的数字功能,包括,字对齐、码型探测和8b10b等数据编码机制。

Pattern Detector,码型探测器

用于找出数据流中特定数据码型的收发器逻辑,以便对齐数据。可以使用8b10b分隔符编码,SONET数据中的A1A2码型,或者用户数据编码。

PLL 

锁相环。一种闭环频率控制系统,它基于受控振荡器输入信号与输出信号之间的相位差。PLL通过粗调和精调,能够分别纠正较大和较小的频率相位差。

PMA 

物理介质附加子层。很多协议将开放系统互联(OSI)模型的物理层进一步划分为两个子层,PMA和PCS。PMA子层描述了接口的模拟或者电子组成。

PRBS 

伪随机比特序列。电信测试序列,有一定的随机性和相关性。在随机数据条件下,虽然PRBS序列能够用于评估系统性能,但却是完全可预测和可重复的。

Pre-Emphasis,预加重 

提升数据信号以补偿传输介质造成的IR损耗的方法。当出现转换时,预加重提升信号的开始部分,而对于第一个单元间隔之后运行长度大于1的信号进行去加重。

PWD 

脉冲宽度失真(参见DCD)。
Back to Top

R
速率匹配器

用于接收数据与内部逻辑时钟相匹配的收发器逻辑。在基于CDR的系统中,发送和接收器件的时钟频率通常不匹配。这种失配会导致数据发送的速率比接收器件能够恢复的速率稍快或者稍慢。速率匹配器插入或者删除数据流中的可去除字符,确定恢复时钟和PLD逻辑阵列时钟之间的频率差,这些字符是由传输协议定义的,不会影响传输的数据。也称为时钟校准。

Reflection,反射

已经传输出去的信号出现在传输线上,导致与当前信号相互干扰。反射是由不良匹配或者不连续传输线造成的,信号能量没有被接收器完全吸收,又传回至发送器。

Ringing,振铃

接收器上出现的信号上冲和下冲,是由传输线反射造成的。

RJ

随机抖动。不可预测的抖动,是在边缘转换时出现的随机噪声造成的,源自设计不好的元器件或者有噪声的电源。

RPAT

随机码型。用于万兆以太网兼容性测试的IEEE测试码型。

Run Length,运行长度

在必须进行转换之前出现的单位间隔(UI)的数量,以便从数据通路中恢复出时钟。是指基于CDR的传输。

Back to Top

S
Scrambler,加扰器

预先安排好的传输编码机制,用于将数据比特分散,以便实现DC均衡,保证CDR。用在SONET/SDH应用中。

SERDES

串化器/解串器。将来自源的低速并行数据转换为高速串行数据,在发送器上发送出去。将接收到的高速串行数据转换为接收器上的低速并行数据。

Signal Integrity,信号完整性

在协议容限范围内,用于确保传输数据能够被接收器成功恢复的设计方法。

SJ (Sinusoidal Jitter,正弦抖动)

慢变抖动,通常被PLL跟踪。正弦抖动是由系统中各种信号交叉耦合造成的。也称之为周期平稳噪声。

Skew,偏移

在接收器上测得的同时传输的不同比特之间的时间延时。

Skip Characters,跳过字符

用于数据对齐的K (分隔符)字符。接收器能够从数据流中去除这些字符,处理通道间或者系统时钟之间的偏移问题。用于通道对齐和速率匹配。

SONET

同步光网络。电信网络标准,描述了光系统的连接。

SSO

同时开关输出。多路输出同时切换到同一电平的状态。这会导致未受保护系统出现地反弹。

Back to Top

T
Termination,匹配

在传输线上加入无源组件,以保证发送器、接收器和传输线之间的阻抗匹配。

TIA

电信产业协会。通信标准组织。

Back to Top

U
Undershoot,下冲
波形下降超过以正确数值所设定的最低下限的比例。

Back to Top

V
过孔(PCB环境)

多层PCB的互联方法。其结构是,采用镀锡孔连接需要连接的走线。

VOD (VOD)

差分输出电压。描述低电平有效和高电平有效信号电压电平之间的峰峰值电压差。

Back to Top

W
WAN

广域网。用于将多个LAN连接在一起的通信网络。

Wander,游走

与抖动相似。数字波形与最初传送状态相比的长期变化。

Back to Top

X
XAUI

万兆附加单元接口。描述了物理接口(PHY)和介质访问控制(MAC)之间的可选万兆以太网连接。在芯片至芯片或者背板应用中,可以用于替代XGMII。XAUI提供了工作在每秒3.125 gigabits(Gbps)的4通道接口。

XGMII

万兆介质无关接口。描述了MAC和PHY之间的万兆以太网接口连接。XGMII提供了工作在312 Mhz的74引脚接口。

XSBI

万兆16比特接口。描述了MAC和PHY之间的可选万兆以太网接口。需要工作在622和645 Mbps之间16个不同的通路。

Back to Top