PCI Express * IP –支持中心

欢迎来到 PCI Express * (PCIe *) IP 支持中心!

您可以在这里了解到有关如何选择、设计和实施 PCIe 链路的信息。 还将提供关于如何启动系统和调试 PCIe 链路的指南。本页面所整理的类别与 PCIe 系统设计流程从开始到结束一一对应。  

祝您访问愉快!

从以下页面获取面向英特尔® Agilex™、英特尔 Stratix® 10、英特尔 Arria® 10 和英特尔 Cyclone® 10 设备的支持资源。对于其他设备,请从以下链接进行搜索:文件档案、 培训课程、 视频和网络直播、 设计示例 和知识库。

请参阅 表 1 和表 2 以理解 PCIe* 对英特尔® FPGA 设备的支持。比较两种设备,为您的 PCIe 系统实施选择合适的设备。

适合于 PCIe* 的英特尔® Agilex、英特尔® Stratix® 10、英特尔® Arria® 10 和英特尔® Cyclone® 10 设备

PCIe* IP 解决方案包含英特尔技术领先的 PCIe 加强型协议堆栈,该堆栈包括交易与数据链路层以及加强型物理层,而后者又包括物理介质连接子层 (PMA) 和物理编码子层 (PCS)。英特尔 PCIe* IP 还包括可选模块,比如直接内存访问 (DMA) 引擎和单根 I/O 虚拟化 (SR-IOV)。如欲了解更多信息,请参考以下用户指南:

 

《IP 用户指南》

英特尔® Agilex 设备

    《P-Tile IP 用户指南》

英特尔® Stratix® 10 设备

    《P-Tile 用户指南》

    《H-Tile/L-Tile 用户指南》

《英特尔® Arria® 10 和英特尔® Cyclone® 10 设备用户指南》

 

《设计示例用户指南》

英特尔® Agilex 设备

    《P-Tile 设计示例用户指南》

英特尔® Stratix® 10 设备

    《P-Tile 设计示例用户指南》

    《L/H-Tile 设计示例指南》

英特尔® Arria® 10 和英特尔® Cyclone® 10 设备

 

IP 发行说明

英特尔® Agilex设备

英特尔® Stratix® 10 设备

英特尔® Arria® 10 和英特尔® Cyclone® 10 设备

 

面向 PCI Express 的 PHY 接口 (PIPE) 使用英特尔收发器原生 PHY IP 内核

您还可以使用收发器原生 PHY IP 核仅实施 PCIe 的物理层,并将其与在 FPGA 结构中以软逻辑形式实施的其他协议层拼接在一起。这个软逻辑可以作为您自己的设计或第三方 IP。

更多有关收发器原生 PHY IP 核的信息,请参阅以下用户指南中的相关 PIPE 章节:

英特尔 Stratix 10 设备

英特尔 Arria 10 设备

英特尔 Cyclone 10 设备

标题描述
英特尔® Arria® 10 设备通过协议配置 (CvP)了解如何使用 PCIe* 协议配置英特尔 Arria 10 设备。
英特尔 Arria 10 设备中的 PCIe Avalon®-MM Master DMA 参考设计(第 1 部分)通过第 1 部分视频了解如何在 Linux* 和 Windows* 操作系统上,为英特尔 Arria 10 设备设置 PCIe Avalon 内存映射 (Avalon-MM) DMA 参考设计硬件。
英特尔 Arria 10 设备中的 PCIe Avalon®-MM Master DMA 参考设计(第 2 部分)通过第 2 部分视频了解如何在 Linux 和 Windows 操作系统上,为英特尔 Arria 10 设备设置 PCIe Avalon-MM DMA 参考设计硬件。

其他技术

英特尔、Quartus、Stratix、Cyclone 和 Arria 是英特尔公司或其子公司在美国和/或其他国家(地区)的商标。

OpenCL 和 OpenCL 标识是苹果公司的商标,需获得 Khronos 的许可方能使用。