外部内存接口支持中心

欢迎访问外部内存接口 (EMIF) 支持页面!在这里您会了解有关如何规划、设计和实施外部内存接口的信息,以及一些调试技巧和建议。

该页面旨在全面指导您设计和实施外部内存接口。设备选择和 IP 生成部分提供了可帮助您选择符合内存接口要求的设备的资源,以及 EMIF IP 和示例设计生成的详情。主板设计和系统级时序收敛部分介绍了如何进行主板布局和设计,提供了有关如何模拟和确定主板时序参数以实现系统级时序收敛的指导。调试部分将为您提供调试任何可能问题的一些工具和资源,推荐读物和培训部分包含可能有助于用户实施整个流程的文档和培训课程。

Stratix 10   |   Arria 10   |   Legacy Devices

 

开始
概述

本部分旨在帮助用户规划他们的外部内存接口 (EMIF) 设计。在这里,您会找到各种资源,如帮助您选择符合您内存要求的设备/套装的信息、帮助您实施知识产权 (IP) 生成流程的指南、帮助您实施引脚规划的文档等!在 EMIF 设计流程中,该阶段的推荐流程如下所示:

EMIF 设备选择器

EMIF 设备选择器可帮助确定哪个英特尔® Arria® 10 或英特尔® Stratix® 10 设备可满足您的内存接口需求。该工具使用几项参数,如所需的内存协议和接口宽度,并列出所有可满足您的 EMIF 要求的 Arria 10 或 Stratix 10 设备,同时为每个设备/套装提供适当数量的 I/O 和收发器。该工具还包含一个带宽特性,可用于计算实现目标带宽和效率所需的外部内存接口的数量。

EMIF 规范估算器

EMIF 规范估算器可帮助您确定哪个英特尔 FPGA 可满足您的 EMIF 性能要求。该工具根据您的搜索条件(如目标内存协议和频率)并排比较了所有 FPGA 的性能。设备选择器工具可帮助用户确定哪个设备和套装可满足他们的外部内存接口要求,EMIF 规范估算器则可帮助用户确定哪个 FPGA 设备速度等级将满足他们的特定性能条件。此外,一段 3 分钟的简短视频介绍了如何使用规范估算器及其优势(见下)。

EMIF 示例设计指南

EMIF 示例设计指南分步说明了如何生成 EMIF IP 及如何创建参考示例设计。下方包括一段 4 分钟的视频,该视频介绍了 EMIF IP 的参数化及 EMIF 示例设计生成流程。请注意,如果您的 EMIF 解决方案包括多个外部内存接口,您还应该参考下面的多 EMIF 示例设计指南。

多 EMIF 设计指南 

多 EMIF 示例设计指南向用户分步介绍了如何将多个 Arria 10 EMIF IP 集成至单个 Qsys 设计中。该指南虽聚焦 Arria 10 EMIF IP,但也适用于 Stratix 10。另一段 4 分钟的视频向您介绍了本指南提及的步骤。

EMIF 模拟指南

EMIF 模拟指南包含如何生成 EMIF 模拟示例设计和如何使用 ModelSim*-英特尔 FPGA 模拟软件实施模拟的说明。

EMIF 引脚指南

EMIF 引脚指南是一种快速参考指南,适用于规范所有内存接口引脚布置限制(主要聚焦于 DDR3 和 DDR4 接口)。本文档包括安排地址/命令/控制和数据引脚、I/O 排布置限制等方面的信息。引脚指南为您提供了外部内存接口布局和布置方面的必要信息,可帮助您为主板设计做好准备。如果您使用英特尔 Quartus® Prime Pro 软件,另请点击下方 Fitter 检查部分下的蓝图平台设计工具视频链接,轻松进行内存接口布置。

如果您无法访问 Quartus Prime Pro 和蓝图平台设计工具,您可运行 Quartus Prime 软件中的 Fitter,以验证外部内存接口的布置。如果您的设计成功完成了 Fitter 阶段,说明您选择的设备和套装适合您的外部内存接口。

蓝图平台设计工具

蓝图平台设计工具是 Quartus Prime Pro 中一款易于使用的工具,可使用拖放特性简化外部内存接口的布置,而且适用于 Arria 10 和 Stratix 10 设备系列。这些 3 分钟的短视频介绍了使用蓝图进行 I/O 布置的优势,并说明了如何将蓝图用于外部内存接口。

HPS EMIF 指南

硬处理器子系统 (HPS) EMIF 指南提供了有关 HPS EMIF 限制、IP 生成和引脚限制的信息。

DDR4 Ping Pong PHY

Ping Pong PHY 是一种相对较新的特性,支持两个内存接口共用地址和命令总线。该特性适用于 DDR3 和 DDR4 协议,以及 Stratix V、Arria 10 和 Stratix 10 设备系列。这段 5 分钟的短视频介绍了 Ping Pong PHY 概念、它的优势,并回顾了模拟结果!

PHYLite 组引脚布置

PHYLite 支持用户在 Arria 10 或 Stratix 10 设备中构建自定义内存接口 PHY 模块。该解决方案可帮助您连接可能不适用于 TCAM、Flash、Mobile DDR 等 EMIF IP 的外部内存设备!这段 3 分钟的短视频介绍了如何根据不同的 DQ/DQS 组大小为 PHYLite 适当分配引脚。该视频虽主要聚焦 Arria 10 产品系列,但也适用于 Stratix 10 设备。

面向校准终端 I/O 缓冲区的 PHYLite OCT 模块 

PHYLite IP 支持输入和输出缓冲区上许多不同的 I/O 标准和终端数值用于 Arria 10 和 Stratix 10 产品系列。选择 I/O 缓冲区上的校准终端数值后,您需要将 RZQ 引脚从片上终端 (OCT)模块连接至外部电阻器。然而,在 PHYLite IP 生成期间,OCT 模块没有自动创建。这段 4 分钟的短视频介绍了如何创建 OCT 模块并将其与 PHYLite IP 中的有限 I/O 缓冲区进行关联。 

开始 
简介

该部分旨在帮助用户以最佳方式为外部内存接口设计主板。在这里,您将了解主板设计、通道模拟、主板偏斜等方面的信息!下面列出了进行主板设计和实现系统级时序收敛的推荐流程:

EMIF 主板指南

EMIF 主板指南是所有外部内存接口路由和布局建议的快速参考指南。本文档包含跟踪阻抗、最大限度减少 PCB 层传播变化的路由建议及减少地址/命令、时钟和数据信号偏斜的布局和间隔建议。

EMIF 引脚指南

EMIF 引脚指南是一种快速参考指南,适用于规范所有内存接口引脚布置限制(主要聚焦于 DDR3 和 DDR4 接口)。本文档包括安排地址/命令/控制和数据引脚、I/O 排布置限制等方面的信息。引脚指南为您提供了外部内存接口布局和布置方面的必要信息,可帮助您为主板设计做好准备。

通道模拟指南

通道模拟指南可帮助用户为外部内存接口实施通道和主板模拟。本文档探讨了多个主题,如测量读写码间干扰和串扰,安排地址/命令/控制和数据引脚,I/O 排布置限制等!

通道损耗工具

通道损耗工具用于计算地址/命令、读取和写入信号上码间干扰和串扰造成的通道损耗。该工具只可兼容 HyperLynx Signal Integrity 软件和 DDRx Batch Simulation 结果。通道损耗工具使用主板模拟结果计算 EMIF IP 生成期间所需的码间干扰和串扰值。

主板偏斜参数工具

主板偏斜参数工具用于计算 PCB 跟踪和/或多级设计造成的主板偏斜。该工具使用您主板的跟踪延迟信息计算 EMIF IP 生成期间所需的地址/命令、时钟和数据偏斜值。下面提供了一段 4 分钟的短视频,该视频展示了如何使用主板偏斜参数工具。

为验证您的设计将可实现系统级时序收敛,您应该编译 EMIF 设计,确保生成的报告不包含任何故障信息。具体而言,您需要验证报告 DDR 时序分析没有任何故障。

EMIF 时序收敛指南

EMIF 时序收敛指南有关 EMIF 时序路径和用于验证系统级时序收敛的 DDR 时序报告的详细信息。

开始 
概述

该部分旨在帮助用户调试外部内存接口的任何问题。在这里,您可以找到有关帮助您诊断任何可能问题的可用调试工具的文档。如需确定使用 EMIF 调试工具套件还是 EMIF 调试 GUI 进行调试,请参考下列信息:

  EMIF 调试工具套件 EMIF 调试 GUI
特性 - 显示每个 DQS 组和 DQ 引脚的校准前和校准后裕度
- 生成每个 DQ 引脚的读写眼图
- 支持可定制实时流量生成器进行测试/调试(流量生成器 2.0)
- 捕捉用户模式流量中的读写裕度(驱动程序裕度微调)
- 显示每个 DQ 引脚的校准后裕度
- 扫描 ODT 以查找最佳的终端设置(ODT 调谐)
- 计算有效的 EMIF 示例设计带宽(效率计算器)
支持 - 兼容包含一个或多个内存接口的 EMIF 示例设计项目和自定义 EMIF 设计
- 支持所有内存协议
- 仅兼容 EMIF 示例设计项目
- 仅支持 DDR3、DDR4 和 QDRIV 内存协议
可访问性 - 可通过 Quartus Prime 软件访问(工具 > 系统调试工具 > 外部内存接口工具套件) - 可通过 Quartus Prime 软件访问(工具 > 系统调试工具 > 系统控制台)
- 参考下面的 EMIF 调试 GUI 部分
调试多 EMIF 指南

EMIF 调试工具套件是 Quartus Prime 软件中的一项调试资源,可提供有关外部内存接口的监控报告和裕度微调数据,从而帮助诊断问题。调试多 EMIF 指南分步说明了如何对多个内存接口进行菊花链连接,以兼容 EMIF 调试工具套件。

二维眼图 

读写二维眼图是 Quartus Prime EMIF 调试工具套件的一个特性。它支持用户生成每个数据引脚的读写眼图。这段 3 分钟的短视频介绍了 EMIF IP 生成流程的重要电压基准参数,以及如何使用 EMIF 调试工具套件生成每个数据引脚的读写眼图。

流量生成器 

流量生成器 2.0 是 Quartus Prime EMIF 调试工具套件的全新特性。它支持用户模拟进入外部内存的流量,支持在测试和调试时运行可定制流量和测试模式。该指南分步说明了如何设置 EMIF IP 以支持流量生成器 2.0,以及如何设置和使用该工具的不同功能。下面提供了一系列 3 分钟视频,这些视频介绍了如何启用和配置流量生成器 2.0,以及该特性在调试中发挥应有作用的一些用例。

驱动程序裕度微调

驱动程序裕度微调是 Quartus Prime EMIF 调试工具套件的一个特性。它支持用户捕捉用户模式流量中每个引脚的读写裕度微调数据。这些 3 分钟的短视频介绍了驱动程序裕度微调和校准裕度微调之间的差异,说明了如何使用 EMIF 调试工具套件中的驱动程序裕度微调特性。

Arria 10 EMIF 调试 GUI 指南

Arria 10 EMIF 调试 GUI 是一款基于系统控制台的工具,兼容 DDR3、DDR4 或 QDRIV EMIF 示例设计。该 GUI 包含一个 ODT 调谐特性,可帮助用户查找内存接口的最佳终端设置。为了找到最理想的设置,需要重复试用所有可能的终端组合(输出驱动强度、动态 ODT、Rtt Nominal 和 Rtt Park 设置)。Arria 10 EMIF 调试 GUI 还包括一个用于测量外部内存接口的效率和有效带宽的效率计算器。该指南分步说明了如何使用 Arria 10 EMIF 调试 GUI,介绍了访问该工具所需的文件。

开始
简介

本部分包含了与使用外部内存接口 (EMIF) 相关的读物和培训。

EMIF 手册

EMIF 手册包含 IP 参数化、实施、模拟、调试等方面的信息!

Arria 10 核心架构和通用 I/O 手册 

本手册包含了时钟网络、Arria 10 套装对各种 EMIF 配置的支持等方面的有用信息!

Stratix 10 EMIF 用户指南

本用户指南包含了 EMIF 设计注意事项、Stratix 10 套装对各种 EMIF 配置的支持、PHYLite 参数化等方面的有用信息!

Arria 10 和 Stratix 10 EMIF 简介

该培训旨在介绍用于在 Arria 10 和 Stratix 10 中实施内存接口的全新架构特性。

使用高性能内存接口

该培训探讨多个主题,如 EMIF IP 参数化,在 ModelSim 中运行 RTL 模拟,使用 TimeQuest Timing Analyzer 实施静态时序分析等。

验证用于 Arria 10 的内存接口

该培训介绍了如何通过模拟验证 EMIF IP 功能以及如何实施时序分析。

Arria 10 中的内存接口片上调试

该培训演示了如何使用 EMIF 调试工具套件以及如何对流量生成器 2.0 进行定制以将自定义测试流量模式发送至外部内存。