DisplayPort IP – Support Center

欢迎访问 DisplayPort 知识产权 (IP) 内核支持中心! 

在这里,您将找到有关如何计划、选择、设计、实施和验证 DisplayPort IP 内核的信息, 还将提供关于如何启动系统和调试 DisplayPort 链路的指南。本页面将按类别组织,对应 DisplayPort 系统设计流程各个环节。  

祝您访问愉快!

从以下页面获取英特尔® Stratix® 10英特尔 Arria® 10英特尔 Cyclone® 10 设备的支持资源。对于其他设备,请从以下链接进行搜索:文件档案培训课程视频和网络直播设计示例知识库

设备产品家族支持的链路速率

设备产品家族 双路(20 位
模式)
四路(40 位模式)FPGA 光纤速度
等级
英特尔® Stratix® 10(H-tile
和 L-tile)
RBR, HBR, HBR2RBR, HBR, HBR2, HBR3注意: HBR3 支持 1,2
是初步的
Stratix® Arria® 10RBR, HBR, HBR2RBR, HBR, HBR2,
HBR3
1, 2
英特尔 Cyclone® 10 GXRBR, HBR, HBR2RBR, HBR, HBR2,
HBR3
5, 6
Stratix® VRBR, HBR, HBR2RBR, HBR, HBR21, 2, 3
Arria V GX/GT/GSRBR, HBRRBR, HBR, HBR23, 4, 5
Arria® V GZRBR, HBR, HBR2RBR, HBR, HBR2任何支持的速度
等级
Cyclone® VRBR, HBRRBR, HBR任何支持的速度
等级

下表显示了使用 M10K 的 Arria® V 和 Cyclone® V 设备的资源信息;

使用 M20K 的英特尔® Arria 10、英特尔 Stratix® 10 和 Stratix V 设备。

使用以下参数设置获取资源:

  • 模式 = 单工
  • 最大通道数量 = 4 通道
  • 最大视频输入颜色深度 = 每色 8 位 (bpc)
  • 像素输入模式 = 每时钟 1 像素
设备 方向符号

时钟
ALM逻辑寄存器 内存 
主要 辅助
M10K 或 M20K
英特尔
Stratix®
10
SST(单
流)
RX 双 4,9676,74888416,25611
四 6,9768,3441,11218,81614
  TX 双 4,8006,35353312,17615
四 7,7168,85364122,68829
英特尔
Arria 10
SST(单
流)
RX 4,3226,8511,28328,28813
9,29710,9551,31934,49636
TX 4,9786,33095512,66415
8,2648,5451,15617,09613
MST
(4 流)
RX 36,40338,3372,700105,72888
TX 41,99955,4836,00099,80886
英特尔
Cyclone®
10 GX
SST(单
流)
RX 4,3226,8511,28328,28813
9,29710,9551,31934,49636
TX 4,9786,33095512,66415
8,2648,5451,15617,09613
Arria® V
GX
SST RX 7,6779,78666119,64836
9,24711,11490034,49636
TX 8,26310,30432022,81620
12,66013,0401,24333,63231
MST
(2 流)
RX 17,99619,6191,88451,32854
TX 22,60126,3022,48857,79262
Cyclone®
V GX
SST RX 6,2367,6192,86419,64836
7,7698,9253,19034,49636
TX 8,22210,26749422,81620
12,62813,0031,35933,63231
Stratix® V
GX/Arria
V GZ
SSTRX 7,7439,97256319,64836
9,34411,42073234,49636
TX 6,72510,06764522,81620
12,16813,0601,22333,63231
MST
(4 流)
RX 31,07927,7893,10856,32048
TX 33,21830,3632,61345,69668

本节中的表格显示了 IP 内核实例大小和性能示例。

上表列出了所选实例的资源和预期性能。

结果结合使用以下设备和英特尔 Quartus® Prime 软件 v19.1 而获得:

  • 英特尔 Arria 10 (10AX115S2F45I1SG)
  • 英特尔 Cyclone 10 GX (10CX220YF780E5G)
  • 英特尔 Stratix 10 (1SG280HU1F50E2VGS1)
  • Arria V (5AGXFB3H4F40C5)
  • Cyclone V (5CGTFD9E5F35C7)
  • Stratix V (5SGXEA7K2F40C2)

英特尔® Stratix® 10、英特尔 Arria® 10 和英特尔 Cyclone® 10 设备

  • 《DisplayPort 英特尔 FPGA IP 用户指南》(HTML | PDF)

英特尔 Stratix 10 设备

  • 《用于英特尔 Stratix 10 设备的英特尔 FPGA DisplayPort 设计示例用户指南》(HTML | PDF)

英特尔 Arria 10 设备

  • 《用于英特尔 Arria 10 设备的英特尔 FPGA DisplayPort 设计示例用户指南》(HTML | PDF)

英特尔 Cyclone 10 设备

  • 《用于英特尔 Cyclone 10 设备的英特尔 FPGA DisplayPort 设计示例用户指南》(HTML | PDF)

 

要生成 DisplayPort IP 内核,请遵照这些步骤:

  • 使用 File 菜单下的 New Project Wizard 创建英特尔® Quartus® Prime 软件项目。
  • 在 Tools 菜单上,点击 IP Catalog。
  • 在“已安装 IP”下,双击 Library > Interface Protocols > Audio &Video > DisplayPort Intel FPGA IP。此时会显示参数编辑器。
  • 在参数编辑器中,为您的自定义 IP 实例指定一个顶级名称。此名称标识项目中的 IP 内核实例文件。如果收到提示,请指定相关英特尔 FPGA 产品家族和输出文件 HDL 的偏好。点击 OK。
  • 在 DisplayPort 参数编辑器中指定参数和选项:还可以选择预设参数值。预设值指定特定应用程序的所有初始参数值(如果已提供)。指定用来定义 IP 内核功能、端口配置和特定于设备的特性的参数。指定用来在其他 EDA 工具中处理 IP 内核文件的选项。
  • 点击 Generate 生成 IP 内核和支持文件,包括模拟模型。
  • 文件生成完成后,点击 Close。
  • 点击 Finish。
  • 如果您在英特尔 Quartus Prime 软件项目中生成 DisplayPort 英特尔 FPGA IP 内核实例,则将提示您将英特尔 Quartus Prime 软件 IP 文件 (.qip) 和英特尔 Quartus Prime 软件模拟 IP 文件 (.sip) 添加到当前英特尔 Quartus Prime 软件项目。

类似地,可在 DisplayPort IP 内核用户指南中找到上述步骤:

DisplayPort 英特尔 FPGA IP 内核设计示例将展示从 DisplayPort RX 实例到 DisplayPort TX 实例的并行回环,带或不带 Pixel Clock Recovery (PCR) 模块。下表代表 10 系列设备可用的设计示例选项。

设计
示例
名称 数据速率 通道
模式
环回
类型
DisplayPort
SST 并行
回环,带
PCR
DisplayPort SSTHBR3、HBR2、HBR
和 RBR
单工并行
PCR
DisplayPort
SST 并行回环,不带 PCR
DisplayPort SSTHBR3、HBR2、HBR
和 RBR
单工并联
不带 PCR

注意: 对于 英特尔® Stratix® 10 设备,HBR3 支持是初步的。

对于 10 系列设备,使用英特尔 Quartus® Prime Pro 版本软件中的 DisplayPort 英特尔® FPGA 参数编辑器生成设计示例。

  • 点击 Tools > IP Catalog 并选择目标设备产品家族。
  • 在 IP Catalog 中,找到并双击 DisplayPort 英特尔 FPGA IP。将打开 New IP Variation 窗口。
  • 为您的自定义 IP 实例指定一个顶级名称。参数编辑器将在名为 .ip 的文件中保存 IP 实例设置。
  • 您可以在 Device 字段选择特定 FPGA 设备,或保留默认英特尔 Quartus Prime 软件设备选择。
  • 点击 OK。此时会显示参数编辑器。
  • 同时为 TX 和 RX 配置所需参数。注意:DisplayPort 设计示例生成流程仅支持 SST。选择 Support MST 参数将阻止您生成示例设计。
  • 在 Design Example 选项卡上,选择 DisplayPort SST Parallel Loopback With PCR 或 DisplayPort SST Parallel Loopback Without PCR。
  • 选择 Simulation 以生成测试台,并选择 Synthesis 以生成硬件设计示例。必须至少选择其中一个选项才能生成设计示例文件。如果您选择这两个,生成时间会过长。
  • 对于目标开发套件,选择可用英特尔 FPGA 开发套件。如果您选择开发套件,则会更改目标设备(在第 4 步中选择)以匹配开发套件上的设备。
  • 点击 Generate Example Design。

类似地,以下链接将提供从英特尔 Quartus Prime 软件生成 DisplayPort 设计示例的逐步说明:

对于 10 系列设备,可在以下 DisplayPort 设计示例用户指南中找到编译和测试 DisplayPort 设计的步骤,该指南位于“编译和测试设计”部分下面:

对于 10 系列设备,以下是生成 DisplayPort 功能模拟的步骤:

10 系列 DisplayPort 设计示例使用 Pixel Clock Recovery IP。可在以下链接中找到 Pixel Clock Recovery 信息:

在允许源设备发送视频数据给接收设备之前,必须完成源-接收之间的链路培训流程。可在以下链接找到链路培训流程的信息:

英特尔® Stratix® 10 设备
  • AN 787:《英特尔 Stratix 10 散热模拟和管理》(HTML | PDF)

英特尔® Stratix® 10、英特尔 Cyclone® 10 和 英特尔 Arria® 10 设备

  • AN 692:《英特尔 Cyclone 10 GX、英特尔 Arria 10 和英特尔 Stratix 10 设备的功率排序注意事项》(HTML | PDF)

下表提供了选择 Bitec FMC 子卡修订的快速指南

Bitec FMC 子卡修订支持的数据速率
修订 8 和更早版本RBR(1.62 Gbps), HBR(2.7 Gbps),
HBR2(5.4 Gbps)
修订 10 和以上RBR(1.62 Gbps), HBR(2.7 Gbps),
HBR2(2.7 Gbps), HBR3(8.1 Gbps)

是的。对于在 Bitec FMC 子卡的更早版本(修订 9 和更早版本)中使用/引用的 DisplayPort 设计,由于通道的通道反向和极性,必须为 TX 和 RX 遵照以下链接中的引脚分配。

设备设备零件
编号
引脚分配指南链接
英特尔® Stratix®
10 设备
1SG280HU1F
50E2VGS1
英特尔 Stratix 10 FPGA 设计示例
用户指南
英特尔 Arria®
10 设备
10AX115S2F
45I1SG
英特尔 Arria 10 FPGA 设计示例
用户指南
英特尔 Cyclone® 10 设备10CX220YF7
80E5G
英特尔 Cyclone 10 FPGA 设计示例
用户指南

可在英特尔® DisplayPort 设计示例用户指南中找到创建 DisplayPort 仅 TX 或仅 RX 设计的一般指南。或者,可在 AN 883:英特尔 Arria® 10 DisplayPort 仅 TX 设计用户指南中找到 DisplayPort 仅 TX 特定的更详细解释。

英特尔® Arria® 10 设备

 

 

Other Technologies