被动串行配置

被动串行（PS）配置可以使用英特尔® FPGA 下载电缆、英特尔 FPGA 配置设备或智能主机（例如微处理器）执行。在 PS 配置期间，数据从配置设备、闪存或其他存储设备传输到 DATA0 引脚上的英特尔 FPGA 设备。配置数据被锁存到 DCLK 上升沿触发的 FPGA 中。配置数据以每个时钟周期一位的速率传输。

欲了解更多详情，请查看 配置手册 中的相关英特尔 FPGA 设备配置章节。

配置方法

• 将处理器作为外部主机使用
• 将 MAX® 系列 CPLD 作为外部主机使用

嵌入式解决方案

• MicroBlaster™ 软件驱动程序
  
• 用于通过 PS 接口配置 FPGA 的便携式软件驱动程序
• 在使用 ByteBlaster™ II 或 ByteBlasterMV™ 下载电缆的 PC 上工作
• 源代码 可导入嵌入式系统或其他平台
• MicroBlaster 嵌入版本
• 请参阅 在 ColdFire 开发板上实施 MicroBlaster 配置白皮书
• 源代码可导入嵌入式或其他平台

用户指南

• 并行闪存加载器英特尔® FPGA IP 用户指南
• 通过 JTAG 接口的 CFI 闪存设备编程方法和闪存设备到 FPGA 的配置控制逻辑

参考设计

• 使用闪存白皮书的 MAX 系列配置控制程序
  
• 使用 MAX 或 MAX® II 设备作为配置控制程序，以便从闪存开始配置英特尔 FPGA
• Verilog 和 VHDL 中的源代码