设计输入和规划资源中心
设计输入和规划支持中心提供资源来规划FPGA设计结构以及可提高设计质量的 HDL 编码风格。
简介
英特尔® FPGA 提供有关设计规划和结构指南，以及有关管理设计亚稳态和可能对设计的结果质量产生重大影响的 HDL 编码风格的详细信息。
您还可以参考 英特尔® Quartus® Prime 设计软件 ，快速了解 设计输入和规划。
表 1.文档
| 标准版 | 说明 |
|
|---|---|---|
| 英特尔® Quartus® Prime 软件包含 Platform Designer 系统集成工具。Platform Designer 简化了定义自定义 IP 组件（IP 内核）并将其集成到FPGA设计中的任务。 | ||
Platform Designer 互连是一种高带宽结构，允许您将 IP 组件连接到具有各种接口的其他 IP 组件。 |
||
您可以使用 英特尔® Quartus® Prime 软件来分析由于异步信号同步导致的亚稳态而导致的平均平均无故障时间 （MTBF），并优化设计以提高亚稳态 MTBF。 |
||
本章提供硬件描述语言 （HDL） 编码风格建议，以确保在面向英特尔 FPGA设备时获得最佳合成结果。 |
||
此用户指南介绍如何使用小架构模块和任务指定特定硬件实施的低级别 HDL 设计技术。 |
||
| 本节介绍基本设计技术，这些技术可确保针对英特尔 FPGA设备的设计提供最佳合成结果，同时避免出现不可靠性和不稳定的常见原因。 | ||
在FPGA设计中，异步信号的同步会导致亚稳定性。您可以使用 英特尔® Quartus® Prime 软件分析由于亚稳态而导致的平均故障间隔时间 （MTBF）。高亚稳态 MTBF 表明设计更稳健。 |
||
此用户指南讨论您可以用于优化自适应逻辑模块 （ALM） 设计块的手工技术。本文档包含一系列电路构建模块和相关讨论，并且每个章节包含您可以用于测试和更好地了解更复杂优化来源的示例设计文件清单。 |
||
表 2.培训和演示
标题 |
说明 |
|---|---|
初学者英特尔® FPGA 设计师（需要登录才能访问 learning.intel.com） （7 在线课程） |
本学习计划旨在使具有电子、计算机架构或相关领域背景的个人熟悉FPGAs的基础知识，涵盖他们在电子行业的历史、结构、意义，并使他们能够进行最初的FPGA设计。 375分钟课程 |
使用 英特尔® Quartus® Prime Standard Edition 软件：简介 （在线课程） |
在此入门培训中，您将熟悉易于使用的 英特尔® Quartus® Prime 标准版软件设计环境的基础知识。您将了解基本FPGA设计流程中涉及的步骤，以及如何在流程中使用该软件，从设计输入到设备编程，所有这些都在一个工具中完成。 80分钟课程 |
|
（在线课程） （引导式课程） |
本课程将概述 Verilog 硬件描述语言 （HDL） 及其在可编程逻辑设计中的使用。
|
|
（引导式课程） |
该讲师引导的课程在虚拟教室中授课，为期 2 天半。要执行实验练习，您将连接到由 英特尔 FPGA Training 提供的并预配置了所有必要工具的远程计算机。上课期间将提供连接到远程系统所需的信息。 2天半的教学 |