英特尔® FPGA BSDL 支持
英特尔®提供符合 IEEE 标准 1149.1、IEEE 标准 1149.6 和 IEEE 标准 1532 规范的边界扫描描述语言 (BSDL) 文件,具体取决于可编程设备。
简介
边界扫描描述语言 (BSDL) 文件提供允许设备运行边界扫描测试 (BST) 和在系统可编程能力 (ISP) 的语法。此网站提供的 IEEE BSDL 文件用于配置前 BST。不论设备的速度等级或温度如何,您都可以使用 BSDL 文件。
对于配置后 BST,BSDL 工具部分提供了生成工具和指南。
BSDL 模型在发布时会使用可用工具进行测试。BSDL 文件已使用以下供应商提供的工具进行了语法检查:JTAG Technologies、ASSET Intertech - Agilent Technologies、Corelis、GOEPEL Electron 和 Temento Systems。
IEEE 1149.6 模型
英特尔为所列设备家族提供以下 IEEE 1149.6 BSDL 模型,用于预配置边界扫描测试 (BST)。这些型号支持 IEEE 1149.6 标准,但并非所有 HSSI 引脚都支持 SAMPLE 指令。模型是特定于密度和封装的。无论设备的速度等级或温度如何,您都可以使用 BSDL 模型。访问链接的 BSDL 设备家族集合以访问 BSDL 模型。
设备产品家族1 |
部件号前缀 |
---|---|
AGF, AGI, AGM |
|
英特尔® Stratix® 10 (有关 HPS,另请参阅 IEEE 1149.1) |
1S |
英特尔® Arria® 10 (有关 HPS,另请参阅 IEEE 1149.1) |
10A |
10CX |
|
5S |
|
5AGZ |
|
EP4CGX |
|
EP2AGX |
|
注意:
|
IEEE 1149.1 模型
英特尔为所列设备家族提供以下 IEEE 1149.1 BSDL 模型,用于预配置边界扫描测试 (BST)。模型是特定于密度和封装的。无论设备的速度等级或温度如何,您都可以使用 BSDL 模型。访问链接的 BSDL 设备家族集合以访问 BSDL 模型。
设备产品家族1 |
类型 |
部件号前缀 |
---|---|---|
® 英特尔 Stratix 10 SX/ST HPS (另请参阅 IEEE 1149.6) |
FPGA/HPS |
1SX/1ST |
FPGA |
EP4S |
|
FPGA |
EP3S |
|
® 英特尔 Arria 10 (另请参阅 IEEE 11.49.6) |
FPGA/HPS |
10AS |
FPGA |
5A |
|
Arria® II GX | FPGA | EP2AGX |
FPGA |
EP2AGZ |
|
FPGA |
10CL |
|
FPGA |
5C |
|
FPGA |
EP4C |
|
FPGA |
EP3C |
|
FPGA |
EP2C |
|
FPGA |
1000 万 |
|
CPLD |
5M |
|
CPLD |
EPM |
|
配置 |
EPC |
|
注意:
|
IEEE 1532 模型和工具
英特尔为所列设备家族提供以下 IEEE 1532 BSDL 模型,用于预配置边界扫描测试 (BST)。模型是特定于密度和封装的。无论设备的速度等级或温度如何,您都可以使用 BSDL 模型。访问链接的 BSDL 设备家族集合以访问 BSDL 模型。
您将需要 IEEE 1532 BSDL 文件(编程算法)和在系统可配置 (ISC) 文件(编程数据)来执行在系统可编程 (ISP)。
生成 ISC 文件的方法可以从 英特尔® Quartus® Prime 专业版设置文件参考手册的GENERATE_CONFIG_ISC_FILE章节中获取。
设备产品家族1 |
部件号前缀 |
---|---|
1000 万 |
|
5M |
|
EPM |
|
EPC |
|
注意:
|
SVF 到 ISC 转换器工具
Tcl 脚本用于通过使用 SVF(串行向量格式)文件生成 ISC(系统配置中)文件。
特定于设备的工具 |
说明 |
---|---|
ISC 将用于使用 IEEE 1532 BSDL 文件对 MAX10 进行编程。用户需要下载 IEEE 1532 文件和 ISC 文件,以便对 MAX10 设备进行编程。 | |
此脚本仅面向 MAX V 设备。要使用 IEEE 1532 标准对 MAX V 设备进行编程,除 IEEE 1532 BSDL 文件外,用户还需要 ISC 文件。此 TCL 脚本用于从 SVF(串行向量格式)文件生成 ISC(系统配置中)文件。 | |
为了使用IEEE1532标准对 EPC 设备进行编程,除 IEEE1532 BSDL 文件外,用户还需要 ISC 文件,该文件将描述用户的数据或设计。通常,用户将从 Quartus 获取 ISC 文件,但由于某些原因,目前 Quartus 不支持为 EPC 设备生成 ISC 文件。它将在 Quartus 4.2 中受支持。在此之前,用户将能够使用 svf2isc 脚本生成进行编程所需的 ISC 文件。 |
用于配置后 BST 的 BSDL 工具
对于配置后边界扫描测试 (BST),TCL 脚本用于根据 Quartus® Prime PIN 文件的设计和引脚分配生成配置后 BSDL 文件。资源特定于设备家族,包括生成脚本工具和文档。
设备产品家族1 | 部件号前缀 |
---|---|
AGF,AGI | |
英特尔® Stratix® 10 配置后 BSDL 创建器 | 1S |
英特尔® Arria® 10 配置后 BSDL 生成器 | 10A |
英特尔® Cyclone® 10 LP、英特尔® Cyclone® 10 GX 配置后 BSDL 生成器 | 10CL,10CX |
英特尔® MAX® 10 配置后 BSDL 创建器 | 1000 万 |
MAX® V 配置后 BSDL 生成器 | 5M |
Quartus® II 中的 BSDL 文件生成(Stratix® V、Stratix® IV、Arria® V、Arria® II、Cyclone® V、 Cyclone® IV、Cyclone® III LS 和 MAX® V) |
5S, EP4S, 5A, EP2A, 5C, EP4C, EP3C, 5M |
BSDL Customizer (Stratix® III、Cyclone® III、Cyclone® II、MAX® II) | EP3S、EP3C、EP2C、EPM |
注意: 1.对于旧版设备家族,请访问相应的旧版 英特尔® FPGA设备和产品支持集合。 |
相关文档
- 查看所有 JTAG 应用注释
- Intel Agilex® 7 JTAG 文档
- 英特尔® Stratix® 10 JTAG 文档
- 英特尔® Arria® 10 JTAG 文档
- 英特尔® Cyclone® 10 GX JTAG 文档
- 英特尔® Cyclone® 10 LP JTAG 文档
- 英特尔® MAX® 10 JTAG 文档
- Stratix® V JTAG 文档
- Stratix® IV JTAG 文档
- Stratix® III JTAG 文档
- Arria® V JTAG 文档
- Arria® II JTAG 文档
- Cyclone® V JTAG 文档
- Cyclone® IV JTAG 文档
- Cyclone® III JTAG 文档
- Cyclone® II JTAG 文档
- MAX® V JTAG 文档
- MAX® II JTAG 文档