优化支持资源

利用 Altera Quartus® II 软件丰富的特性,您可以针对面积和时序来优化设计。本页面的资源帮助您使用设计空间管理器 (DSE),进行设计优化和物理综合。

和标准编译过程相比,Quartus II 软件提供经过优化的物理综合网表来进一步优化设计。不论您采用哪种综合工具,物理综合都能够帮助您提高设计性能。

在每一设计中,DSE自动找到能实现最佳结果的各种选项。DSE管理您设计的设计空间,应用各种优化方法,分析结果,帮助您寻找设计的最佳设置。

关于设计优化的资源,请参考参考优化产品特性页面了解增量编译功能的简要概述。

如果需要搜索已知的优化问题和技术支持解决方案,请使用 Altera 的知识数据库。您还可以访问 Altera® 论坛,联系其他 Altera 用户,和他们讨论技术问题。

关于进一步的技术支持,请使用 mySupport 来建立、查看并更新服务申请。

设计优化

设计优化可以帮助您提高性能,逼近时序,减少资源占用,缩短编译时间。表1列出了设计优化的支持资源。

表1. 优化支持文档

标题

说明

面积和时序优化

手册中的这一章介绍了设计Altera器件时降低资源占用、缩短编译时间,提高时序性能的方法。

分析并优化设计平面布局

手册中的这一章介绍了您怎样使用芯片规划器来分析并优化设计的平面布局。这一章还介绍了怎样使用LogicLock™区来控制布局。

采用芯片规划器进行工程更改管理

手册中的这一章介绍了使用芯片规划器为所支持的器件实现工程变更(ECO)。

网表优化和物理综合

手册中的这一章介绍了Quartus Prime软件中的网表优化和物理综合功能怎样修改您设计的网表,帮助提高结果质量。

综合和网表查看器资源中心

按照所建议的编程指南进行操作,这是获得高质量结果的好方法。请参考综合和网表查看器资源中心的设计和编程指南部分,了解详细信息。

渐进式编译资源中心

您可以使用渐进式编译功能来帮助缩短编译时间,保留优化期间的结果。

表2提供了优化资源特性和应用的培训和演示的链接。

表2. 优化支持培训课程和演示

标题

说明

优化顾问

(演示)

观看Quartus II软件优化顾问的简短演示。

这是为时4分钟的在线演示。

Quartus II软件设计系列:基础

(由教师指导的课程)

Quartus II软件设计系列:基础

(在线培训)

学习怎样使用Quartus II软件来开发FPGA或者CPLD。建立一个新工程,输入新的或者已有的设计文件,使用编程器配置您的器件,查看设计的在系统工作情况。学习怎样使用TimeQuest时序分析器,Quartus II软件中的静态时序分析器,对设计应用时序约束,对设计进行分析。

您还将学习帮助您规划设计的方法,理解Quartus II软件怎样与综合和仿真所使用的普通EDA工具相对接。

这是为时8小时由教师指导的课程。

使用Quartus II软件:芯片规划器

(在线课程)

学习芯片规划器任务、分层和视图,怎样采用芯片规划器进行设计分析。了解怎样查看关键通路和物理时序估算。您还将了解到怎样使用芯片规划器进行功耗分析,查看布线拥塞情况。

您还可以学习怎样进行ECO,怎样使用平面布局分配。

这是为时1.5小时的在线课程。

使用Quartus II顾问和设计空间探查器实现时序收敛(在线课程)

学习怎样使用Quartus II时序优化顾问,为您的设计找到合适的设置,达到时序收敛,而自动工具Quartus II DSE能够帮助您找到设计的最佳设置,完成时序收敛过程。

这是为时1小时的在线课程。

时序收敛最佳HDL设计实践(在线课程)

学习怎样采用HDL设计方法来解决时序收敛问题。

这是为时1小时的在线课程。